网站首页

4位并行的32位 CRC校验

于 2022-03-05 发布文件大小:1.37 kB

 0  62

下载积分: 2 下载次数: 1

我要下载

代码说明：

此程序为32位的CRC校验程序，我们利用verilog语言较容易的编写串行的CRC校验程序，但是在一些情况下需要并行的处理数据，在此编写了4位并行的CRC校验程序。包括了CRC主程序和测试程序。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

10_1_hdmi_test
说明： fpga的hdmi驱动，只包括视频信号没使用音频线，总体跟DVI控制一样，可参考DVI说明手册进行观看(driver of HDMI using fpga)

2020-03-01 15:49:44下载

积分：1
rake
使用matlab实现cdma 系统的rake接收机，比较最大比合并，等增益合并和选择性合并接收算法的性能(脢鹿脫脙matlab脢渭脧脰cdma 脧渭脥鲁渭脛rake 陆脫脢脮禄煤拢卢卤脠陆脧脳卯)

2021-04-19 14:38:51下载

积分：1
自己写的Verilog实现状态机1101；用于Xilix的Basis2 开发板。
本实列自己写的状态机1101序列检测，已经在modesim上面测试通过，使用两个always块，一个写组合逻辑电路，一个为时序逻辑电路。需要的可以看看

2022-12-12 04:40:03下载

积分：1
用verilog实现UART协议
UART包括发射机和接收机。发送器本质上是一个加载数据的特殊移位寄存器；

2022-04-09 00:02:07下载

积分：1
5-15
用verilog语言实现基于DDS技术的余弦信号发生器，其输出位宽为16比特(Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits)

2013-04-18 22:58:05下载

积分：1
基于Altera DE2的数字跑表设计
将100Hz，产生6计数器的100ms,1s,10s,1min,10min的时钟，有

2022-04-09 11:32:45下载

积分：1
manuals
ISE Design Suite Software Manuals and Help - PDF Collection,ISE 软件手册以及帮助。(ISE Design Suite Software Manuals and Help- PDF Collection, ISE software manuals as well as help.)

2012-11-28 21:47:01下载

积分：1
Adder4
本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)

2009-05-11 19:50:58下载

积分：1
rs232
基于 hdl语言的re232通信实验的设计，程序简单明了，一学就会(rs232 communication)

2012-03-26 21:41:47下载

积分：1
Waveform-generation-program
基于VHDL语言的波形发生器编程设计，能够实现常用波形的产生。(Waveform generator design based on VHDL programming, to achieve common waveform generated.)

2014-05-05 16:50:23下载

积分：1

696518资源总数
104298会员总数
46今日下载

4位并行的32位 CRC校验

0 个回复

热门标签

热门下载