登录
首页 » VHDL » altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。...

altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。...

于 2022-03-05 发布 文件大小:15.23 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。-altera

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • (Avalon-ST)-interface_from_liu
    IP 核的接口(The Avalon® Streaming (Avalon-ST) interface)的使用说明,和程序(IP core interface (The Avalon Streaming (Avalon-ST) interface) instructions for use, and procedures)
    2012-09-16 13:41:57下载
    积分:1
  • 一个有关于UART开发的自己的一个VHDL代码
    一个有关于UART开发的自己的一个VHDL代码-A UART has developed its own about a VHDL code
    2023-03-01 05:35:04下载
    积分:1
  • 经典SOC设计教程
    SOC经典教程,包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)
    2020-07-01 22:20:02下载
    积分:1
  • FFT_FPGA_Verilog-master
    xilinx ise开发环境中fft IP核调用,仿真(Xilinx ise development environment FFT IP core call, simulation)
    2018-07-08 23:28:46下载
    积分:1
  • 8b10b
    8b10b编解码,用于光通信和千兆以太网,verilog编写,已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)
    2021-01-27 09:48:41下载
    积分:1
  • FPGA-Design
    自己搜集的一些FPGA指南教程,包括一些高工们的经验之谈、设计原则,目前正在学习,有一定帮助,分享给大家(Gather their own of some FPGA guide tutorial, including some senior engineers are the voice of experience, design principles, are learning to have some help, to share to everyone)
    2012-11-06 10:58:54下载
    积分:1
  • VHDL 基础语法篇
    VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,由于 VHDL语言来源于C、Fortran等计算机高级语言,在VHDL语言中保留了部分高级语言的原 语句,如if语句、子程序和函数等,便于阅读和应用。具体特点如下: 1. 支持从系统级到门级电路的描述,既支持自底向上(bottom-up)的设计也支持从顶向下 (top-down)的设计,同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体(entity)和结构体(architecture),实体包含设 计系统单元的输入和输出端口信息,结构体描述设计单元的组成和行为,便于各模块之间数 据传送。利用单元(componet)、块(block)、过程(procure)和函数(function)等语句, 用结构化层次化的描述方法,使复杂电路的设计更加简便。采用包的概念,便于标准设计文 档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
    2020-06-20 14:20:01下载
    积分:1
  • rough22
    采用倍频及1/3、1/12倍频绘制的路面不平度频谱图(自编)(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
    2013-09-10 16:50:13下载
    积分:1
  • ASIC_LIB
    ASIC设计中常用的运算模块,如加减,常系数乘法,截断,饱和等。(some modules used in ASIC design.)
    2010-03-10 15:52:28下载
    积分:1
  • PS2 source VHDL, and can be connected directly to the computer. So the mouse, ke...
    PS2的源代码VHDL语言实现,可以和计算机直接连接.做鼠标键盘接口.-PS2 source VHDL, and can be connected directly to the computer. So the mouse, keyboard interface.
    2022-11-10 10:10:04下载
    积分:1
  • 696518资源总数
  • 106245会员总数
  • 18今日下载