网站首页

scramble

于 2022-03-03 发布文件大小:296.63 kB

 0  49

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL编写加扰和解扰程序，程序连在一起仿真正确，并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

EWB
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,(very good)

2009-03-06 12:54:19下载

积分：1
ADS822E
ad转换器ads822e/ads822的驱动模块(AD converter ads822e/ads822 driver module)

2021-04-23 22:28:48下载

积分：1
sopc
基于FPGA的SD卡音频播放器经过调试可以直接用，音质很好有MP3的所有功能(FPGA-based audio player, SD card can be directly used after debugging, good sound quality with all the features of MP3)

2021-01-02 23:08:57下载

积分：1
AHB总线相关协议代码
AHB BUS 的一些接口代码， verilog, 希望对初学AHB总线的兄弟有所帮助。里面包含 ahb decode, ahb_mux and ahb2mem. 以及相应的验证环境，此代码只用于学习，如果用于项目，仅供参考。

2022-04-10 06:36:37下载

积分：1
sinewave_FPGA
数字载波发生器，产生一个正弦波，工程中的所有模块都经过测试并运行没有任何问题，而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形，但唯一的缺点是没有滤波器，如果有人想看标准正弦波，可以自制一个简易低通滤波器进行观看，如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)

2010-08-23 19:42:07下载

积分：1
uart code dsdlab with my clock code
uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。

2022-09-14 16:00:03下载

积分：1
yinpin_display0925
实现音频的I2S通信，音频柱的显示，及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)

2016-01-07 10:08:31下载

积分：1
PCIE
xilinx spartan6的pcie pio源代码(xilinx spartan6 pcie pio demo)

2020-11-25 14:39:32下载

积分：1
dec2_4
decoder 2-4 digital core

2016-05-20 03:50:28下载

积分：1
交通灯 verilog
有限状态机的交通灯控制，整个项目为工作从 xilinx，ISE 设计套件中添加和配置用于在斯巴达 3，从 digilent 的 nexys 2，具有每个归档文件和项目文件，适合两路交通灯号，交通和行人的要求的传感器。

2022-03-21 16:28:42下载

积分：1

696518资源总数
104298会员总数
46今日下载

scramble

0 个回复

热门标签

热门下载