网站首页

1. For the key input, please join the voice output circuit, representing the key...

于 2022-03-02 发布文件大小:574.26 kB

 0  84

下载积分: 2 下载次数: 1

我要下载

代码说明：

1对于按键输入，请加入语音输出电路，代表按键sw1反馈的音频信息。每次按下sw1按钮时，它们都会发出0.1秒1KHz的声音。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

一组练习，关于VHDL的一些基础的知识和练习可以参考一些具体的问题...
一组练习，关于VHDL的一些基础的知识和练习可以参考一些具体的问题-A group of exercises, on a number of VHDL-based knowledge and practice can refer to some specific questions

2022-03-21 23:32:32下载

积分：1
verilog_median_filter
图像处理的中值滤波器，使用verilog开发环境编程实现。(Verilog development environment programming median filter)

2016-01-24 16:54:32下载

积分：1
An SRAM of the source program, it is the SRAM 256kbx16bit
一个sram的源码程序，它是256kbx16bit的sram-An SRAM of the source program, it is the SRAM 256kbx16bit

2022-05-27 20:08:48下载

积分：1
Fun little FPGA that plays a portion of Habanera
Fun little FPGA that plays a portion of Habanera

2022-03-20 13:10:02下载

积分：1
Manip_NIOS_1
nios processor example 1

2015-05-22 00:17:43下载

积分：1
Xilinx公司Accel DSP项目
xilinx accel dsp实例项目工程-xilinx accel dsp project

2023-03-09 20:10:02下载

积分：1
rs_encoder
RS编码器的fpga实现，有TESTBench(RS encoder to achieve the fpga, and TESTBench)

2009-06-24 11:37:04下载

积分：1
exercise
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)

2014-02-20 16:20:33下载

积分：1
USART
基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )

2017-04-15 16:58:30下载

积分：1
M_SSB_100
由乘法器组成单边带信号产生的仿真源代码 msm (Composed of single sideband signal by the multiplier generated simulation source code msm)

2007-07-25 14:59:29下载

积分：1

696518资源总数
104298会员总数
46今日下载

1. For the key input, please join the voice output circuit, representing the key...

0 个回复

热门标签

热门下载