exercise
于 2014-02-20 发布
文件大小:1055KB
0 51
下载积分: 1
下载次数: 2
代码说明：
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
