-
0
说明： 用VHDL语言设计一个校验器，用for loop实现8位数据的偶校验，(With a for loop to achieve 8-bit data parity)
- 2011-12-06 15:47:01下载
- 积分：1
-
256 点 FFT 实现的设计与实现
实施256点，
- 2023-04-02 01:20:04下载
- 积分：1
-
Temperature measurement
Using LabVIEW FPGA, Spartan3E, PMODTMP
Temperature measurement
Using LabVIEW FPGA, Spartan3E, PMODTMP
- 2022-03-05 00:22:10下载
- 积分：1
-
TRY-1516-CSV0115--- SANGEETHA
VHDL BASED DATA COMPRESSION
- 2019-01-01 16:37:53下载
- 积分：1
-
Pipeline-2
Pipeline processor verilog components
- 2012-12-21 17:53:18下载
- 积分：1
-
频率计介绍了用VHDL语言编写的频率计的程序，详细编写了如何测频，如何计数频率。...
频率计介绍了用VHDL语言编写的频率计的程序，详细编写了如何测频，如何计数频率。-Cymometer introduce VHDL language with the frequency of the procedure in detail how to prepare a frequency measurement, how to count the frequency.
- 2023-05-28 07:15:03下载
- 积分：1
-
The use of Altera' s FPGA
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对4x4键盘的输入控制，并显示在一个8段式数码管上。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 the development board to realize 4x4 keyboard input control, and displayed in an eight-stage digital pipe.
- 2022-09-23 11:15:03下载
- 积分：1
-
这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全...
这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
- 2022-02-21 05:05:05下载
- 积分：1
-
ECASP_tutorial.pdf.tar
adding custom ip EDK
- 2009-09-24 19:11:02下载
- 积分：1
-
State.Machine.Coding.Styles.for.Synthesis（状态机，英文,VHDL）
State.Machine.Coding.Styles.for.Synthesis（状态机，英文,VHDL）-State.Machine.Coding.Styles.for.Synthesis (FSM, English, VHDL)
- 2023-06-02 11:25:02下载
- 积分：1
