网站首页

Verilog ADPLL文件和testbench。V

于 2022-02-25 发布文件大小:25.04 kB

 0  62

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog ADPLL file with testbench.v

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL_ 两个电路计数上 / 下液晶显示语言 VHDL (海 mạch đếm lên/xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)
VHDL_ 两个电路计数上 / 下液晶显示语言 VHDL (海 mạch đếm lên/xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)

2022-02-03 20:36:30下载

积分：1
FPGA测试程序SignalTap
AD9235FPGA编程可AD采集信号信号频谱检测检测任意波形输入(AD9235FPGA programming allows AD to collect signal and spectrum detection and detect arbitrary waveform input.)

2020-11-24 20:39:34下载

积分：1
UART异步串行通信协议的源代码，采用VHDL语言…
uart异步串口通信协议的源代码，用vhdl语言编写，并且有完整得测试文件-UART asynchronous serial communication protocol source code, using VHDL language, and may have a complete test file

2022-03-20 22:18:17下载

积分：1
electronic-lock-and-VHDL-design
基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)

2011-11-17 10:19:40下载

积分：1
C-V2X-master
说明： LTE is an abbreviation for Long Term Evolution.

2019-06-29 01:08:09下载

积分：1
Project12112011
Program for Code Gerneration

2011-11-13 19:14:08下载

积分：1
filter
说明： A low pass filter module based on FPGA, easy to transplant

2020-05-04 10:21:42下载

积分：1
VHDL采用I2C控制器，是一个组件，你可以使用添加之间。
用VHDL制作的I2C控制器，是一个component,之间添加就可以使用。-VHDL produced using I2C controller, is a component, you can use to add between.

2022-06-18 14:45:04下载

积分：1
jtag
verilog语言编写的jtag（边界扫描模块），初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)

2021-04-27 14:38:44下载

积分：1
fpga
VHDL语言编程简单实例若干，适合于初学者(VHDL language programming simple example, suitable for beginners)

2013-01-22 14:44:00下载

积分：1

696518资源总数
104297会员总数
29今日下载

Verilog ADPLL文件和testbench。V

0 个回复

热门标签

热门下载