登录
首页 » VHDL » jtag

jtag

于 2021-04-27 发布 文件大小:425KB
0 73
下载积分: 1 下载次数: 60

代码说明:

  verilog语言编写的jtag(边界扫描模块),初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104297会员总数
  • 29今日下载