网站首页

带控制器的数据通路实现链表读和累加

于 2022-02-18 发布文件大小:825.57 kB

 0  41

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个自定义的内存，存储了一个链表，通过数据通路访问内存，读取数据，计算链表累加和，数据通路的控制器由一个有限状态机组成，实现了多状态下控制信号的产生，计算的结果回写到内存制定单元。整个过程介绍了有限状态机的设计以及数据通路控制的基本原理

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ass1_3_safe
The objective of this project is to design and implement the controller for an electronic safe. You will interface a 16-button keypad to the NIOS boards. The combination code of the safe will be the last

2011-03-05 01:17:22下载

积分：1
xilinx-FPGA
xilinx FPGA技术详解,从设计流程到设计注意点(xilinx FPGA technology Detailed Design points, from the design process to)

2012-08-10 13:07:41下载

积分：1
last
verilog，FPGA的TDC电路设计(verilog ，TDC base on FPGA)

2021-01-04 18:48:54下载

积分：1
binary_adder_subtractor
binary adder / subtracter in vhdl

2012-12-10 14:54:57下载

积分：1
半加器
半加器使用Verilog编码用于Xillinx

2022-02-25 13:50:25下载

积分：1
fifo
一个FIFO产生程序，主要是一个格雷码的加法器(A FIFO generation process, is primarily a gray code adder)

2011-08-28 10:39:31下载

积分：1
FIR 滤波器加速器
Nios II 处理器上运行的 FIR 滤波器加速器

2022-01-25 16:42:57下载

积分：1
verilog
关于USB开发的verilog开发程序，非常的全面，学习FPGA开发时用得着。(About USB development verilog development process, very comprehensive, learning FPGA development time worthwhile.)

2013-12-26 18:29:35下载

积分：1
S04_基于ZYNQ的HLS 图像算法设计基础
说明： VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)

2020-06-17 11:40:02下载

积分：1
tb_time_offfset
说明： offset_cancellation code for matlab to hdl

2020-06-17 12:20:02下载

积分：1

696518资源总数
104298会员总数
46今日下载

带控制器的数据通路实现链表读和累加

0 个回复

热门标签

热门下载