登录
首页 » VHDL » 波形产生器:用VHDL编写的波形产生器程序

波形产生器:用VHDL编写的波形产生器程序

于 2022-02-16 发布 文件大小:3.23 kB
0 66
下载积分: 2 下载次数: 1

代码说明:

波形产生器:用VHDL编写的波形产生器程序-Waveform Generator: Using VHDL prepared waveform generator procedure

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga_dk_ps2_vga
    ps2 vga interface in vhdl code
    2011-11-08 11:09:35下载
    积分:1
  • 基于FPGA的信号发生器20140506
    说明:  基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元, 实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
    2019-12-30 11:48:26下载
    积分:1
  • VESA Timing
    VESA CVT视频参数计算器,输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
    2020-12-23 14:29:07下载
    积分:1
  • LZ77_1
    Package include hardware implementation of Lz77 algorithm
    2021-04-26 10:38:45下载
    积分:1
  • emif_tt
    实现dsp与fpga的emif的verilog异步实现,可实现异步读写以及相应功能模块控制,文件中包含仿真后的波形图形以及仿真测试程序,运行环境quartus ii11.0,仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)
    2020-12-04 15:59:23下载
    积分:1
  • VHDL development of the baseball game, in QuartusII environment compiler, apply...
    用VHDL开发的棒球游戏,可以在QuartusII环境下编译,适用于各种FPGA开发板。-VHDL development of the baseball game, in QuartusII environment compiler, apply to all FPGA development board.
    2023-04-04 12:25:03下载
    积分:1
  • 数字电路 贪食蛇游戏
    VHDL     贪食蛇游戏用游戏把子上下左右控制蛇的方向,寻找吃的东西,每吃一口就能得到一定的积分,而且蛇的身子会越吃越长,身子越长玩的难度就越大,不能碰墙,不能咬到自己的身体,更不能咬自己的尾巴,等到了一定的分数,就能过关,然后继续玩下一关。
    2022-03-17 03:15:55下载
    积分:1
  • Vhdl实现计算exp功能 在apex20k上经过验证
    Vhdl实现计算exp功能 在apex20k上经过验证-Vhdl achieve in terms exp function on proven apex20k
    2022-07-21 03:19:31下载
    积分:1
  • DDS-Basic-principle
    DDS基本原理,详细讲述了DDS基本原理及设计技巧(DDS Basic principle)
    2015-09-14 21:38:26下载
    积分:1
  • VHDL
    用VHDL语言实现一Mealy型时序电路,并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)
    2014-03-20 14:44:28下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载