登录
首页 » VHDL » 适用于FPGA的SOPC方面的元器件添加,如COMPNENT

适用于FPGA的SOPC方面的元器件添加,如COMPNENT

于 2022-02-10 发布 文件大小:365.54 kB
0 80
下载积分: 2 下载次数: 1

代码说明:

适用于FPGA的SOPC方面的元器件添加,如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • QAM
    实现QAM调制功能和QAM解调功能的代码.(Realize QAM modulation function and QAM demodulation function code.)
    2021-02-22 18:19:41下载
    积分:1
  • zhuangtai
    状态机的典型饮用,可供学习模仿之用,四个状态,简单易学(State machine of the typical drinking, can be used to learn to imitate, four state, easy to learn)
    2007-11-11 21:36:15下载
    积分:1
  • firfilter
    FIR滤波器:自定滤波器的类型(低通,高通或带通)、设计指标(通带截止频率、通带波纹、阻带截止频率、阻带衰减) 1、根据指标选择合适的窗函数,用窗口设计法设计符合指标的FIR滤波器;并验证其性能是否满足预定指标。 (FIR filters: Custom filter types (low pass, high pass or band-pass), design specifications (passband cutoff frequency, passband ripple, stopband cutoff frequency, stopband attenuation) 1, according to indicators choose the right window function, using the window design method of FIR filter designed to meet the targets and verify that its performance meets the set targets.)
    2010-01-13 19:14:21下载
    积分:1
  • tPad_Camera
    tPad DE2-115/70开发板可用的摄像头采集、显示程序,QT10.0以上环境可用,原装代码,可以进行修改加以使用,如使用到倒车影像系统中,视频显示等。(tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such as the use of the reversing video system, the video display.)
    2020-07-09 19:58:55下载
    积分:1
  • 这是8位微处理器的Verilog源代码,可以欠在Flex10k10里面
    这是8位微处理器的Verilog源代码,可以欠在Flex10k10里面-This is the 8-bit microprocessor Verilog source code, can they owed in Flex10k10
    2022-02-06 13:26:07下载
    积分:1
  • FPGA控制AG9226代码
    FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性
    2022-07-21 15:41:56下载
    积分:1
  • sixlift
    一个数字电路设计:六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
    2013-05-02 19:31:59下载
    积分:1
  • 各种常用模块的VHDL描叙实例,PDF格式
    各种常用模块的VHDL描叙实例,PDF格式-various modules used VHDL depicts examples, PDF format
    2022-03-21 06:08:45下载
    积分:1
  • AD_sample
    AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )
    2020-11-18 16:19:39下载
    积分:1
  • verilog的SPI源码
    说明:  verilog语言编写的简单FPGA 的从机模式 spi 通讯(Slave mode SPI communication of FPGA)
    2020-03-29 10:35:14下载
    积分:1
  • 696518资源总数
  • 105074会员总数
  • 31今日下载