1K SRAM独立的读写端口,Verilog代码的ASIC设计
于 2022-02-07 发布
文件大小:1.81 kB
0 55
下载积分: 2
下载次数: 2
代码说明:
1K SRAM,安排字的32位,独立的读写端口,ASIC设计Verilog代码 采用偶校验对1的计数。 还带有测试平台
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论