mult_16
于 2021-01-03 发布
文件大小:1KB
0 76
下载积分: 1
下载次数: 5
代码说明：
用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)
文件列表：
说明.txt,720,2011-12-23
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
