登录
首页 » Verilog » 物理编码子层

物理编码子层

于 2022-02-04 发布 文件大小:9.86 kB
0 143
下载积分: 2 下载次数: 3

代码说明:

PCS和PMA都包含在OSI参考模型的物理层内。PCS和千兆媒体独立接口(GMII)彼此经由8位并行数据线和多个控制线进行通信。PCS负责编码传下来的GMII到10位码组每个字节。PCS还负责解码向上传递从PMA成八位位组中使用由上层10位码组。PCS还控制自动协商过程中,允许两个独立的千兆设备,建立其中一个链接他们都能够使用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SELF CHECKING DUAL PORT RAM
    自检双端口ram自动验证特定地址的数据是否正确
    2022-03-19 13:16:57下载
    积分:1
  • apb_uart_sv-pulpinov1
    SystemVerilog 写的APB总线接口的uart 代码,带testbench.(Uart code of APB bus interface written by SystemVerilog, with testbench.)
    2018-04-17 14:44:15下载
    积分:1
  • OFDM
    :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed-Solomon编码),交织,星座映射,FFT和插入循环前缀等模块。我另外制作了相应的解调器,可以实现上述功能的逆变换。(: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.)
    2009-04-16 12:28:17下载
    积分:1
  • clock
    EDA用maxplus2开发设计的简易数字钟,适合初学者,vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language )
    2011-10-03 20:50:23下载
    积分:1
  • vbyuanma
    示波器的源码,基于串行口的,(oscilloscope source code, based on the serial port,)
    2007-04-18 19:11:22下载
    积分:1
  • ise
    xilinx的时序约束实验,通过阅读本文档,你可以用全局时序约束来轻松提高已有的项目的系统时钟频率,同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能(Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance existing projects the system clock frequency, at the same time you can also use static timing report after mapping, as well as after placement and routing static timing analysis report to you design performance)
    2007-09-20 14:30:52下载
    积分:1
  • verilog-lfsr-master
    说明:  Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
    2020-06-24 21:40:01下载
    积分:1
  • TW2867_ADV7171
    FPGA TW2867输入到ADV7171显示实验(FPGA TW2867 input to the ADV7171 display experiment)
    2021-03-19 15:19:19下载
    积分:1
  • DE2板实现的带有记忆功能的秒表
    1、verilog语言2、实现了秒表功能,且带有记忆功能。该秒表可以用于计时,且有复位、暂停和开始按钮;    开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮,一个是暂停后秒表继续走,    另一个是暂停后秒表不走。3、开发环境:Altera-quartus
    2022-07-13 06:36:45下载
    积分:1
  • A4_Led3
    说明:  led学习控制l44444444444444(led verilog led ccccccc)
    2019-05-06 09:38:14下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载