登录
首页 » VHDL » CORDIC算法的硬件实现 用的verilog语言

CORDIC算法的硬件实现 用的verilog语言

于 2022-02-01 发布 文件大小:216.07 kB
0 43
下载积分: 2 下载次数: 1

代码说明:

CORDIC算法的硬件实现 用的verilog语言-CORDIC algorithm Hardware Implementation of the Verilog language

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 采用低功率乘法器与加法器的低功耗 FIR 滤波器
    本文提出了降低动态功耗有限 Imppulse 跃 (FIR) 数字滤波器的方法这些方法包括低功耗串行乘法器和串行加法器、 移位/添加的乘数,折叠组合展位乘数线性相位结构的改造和应用对 fir 滤波器,以减少功率引致此干扰的消耗也是减少。最小的功率,实现是在基于 8taps 和 8bits 的投入在 100 MHZ 转变/添加乘数 fir 滤波器的功率为 110mw 和 8bits 系数。拟议的 FIR 滤波器,合成了采用 Xilinx ISE 斯巴达 3E FPGA 和权力分析了使用 Xilinx XPower 分析器。
    2022-08-07 20:59:03下载
    积分:1
  • counter2
    spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
    2012-04-23 16:38:30下载
    积分:1
  • turbo
    详细讲述TURBO码的FPGA实现原理,可作参考,不是码源(A detailed account of the FPGA implementation of principle of the TURBO code can be used as reference, not source code)
    2012-05-01 13:12:59下载
    积分:1
  • 多人抢答器 源代码 实用 课程设计 用用VHDL语言
    多人抢答器 源代码 实用 课程设计 用用VHDL语言-The source code for more than Responder practical courses designed for use with the VHDL language
    2022-04-21 18:03:26下载
    积分:1
  • DIATAL_MATLAB_FPGA_AlteraVerilog
    [数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版]书中资源代码,非常好,分享, 希望大家下下!( U651 u0B3 u09108 u09108 u0103 u0101 u7801 uFF0C u975E u5HR U597D uFF0C u5206 u4EAB uFF0C u5E0C u671B u5927 u5BB6 u4E0B u4E0B uFF01)
    2017-05-11 13:47:58下载
    积分:1
  • 8051核的vhdl原代码。
    8051核的vhdl原代码。-8051 core VHDL source code.
    2022-04-11 06:02:00下载
    积分:1
  • Idddc_30mF
    中频70M,30M带宽LFM信号,采样率为102.4M,,数字下变频后,还进行了三倍抽取,最后还得到I,Q两路信号 (IF 70M, 30M bandwidth LFM signal, the sampling rate 102.4M, under digital variable frequency after also carried out three times extracted, and finally also received the I and Q signals)
    2012-07-25 23:56:30下载
    积分:1
  • 基本逻辑门电路的设计方法,或门的VHDL的设计让你更容易步入VHDL的设计氛围中,简单的或门编制...
    基本逻辑门电路的设计方法,或门的VHDL的设计让你更容易步入VHDL的设计氛围中,简单的或门编制-Basic logic gate circuit design methods, or the door of the VHDL design allows you to more easily into the VHDL design environment, the simple OR gate preparation
    2022-01-30 19:12:35下载
    积分:1
  • "Verilog HDL Design Guide" 8
    《Verilog HDL 程序设计教程》8-"Verilog HDL Design Guide" 8
    2022-10-10 02:30:02下载
    积分:1
  • 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟...
    使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟-The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock
    2022-06-20 16:23:08下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载