登录
首页 » VHDL » Priority encoder in VHDL.

Priority encoder in VHDL.

于 2022-01-30 发布 文件大小:354.15 kB
0 67
下载积分: 2 下载次数: 1

代码说明:

Priority encoder in VHDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • prueba
    Test for VHDL just a student version
    2016-11-17 18:49:33下载
    积分:1
  • multifreqvhdl
    说明:  资料是本人根据相关文献资料用vhdl语言编写的旋转机械鉴相信号倍频的程序,multifre1.vhd是倍频程序,multifre1.vwf是仿真波形文件,stp1.stp是虚拟逻辑分析仪signaltap文件。该倍频程序可以直接使用,可以设置倍频数,修改实体参数N即可。(According to the literature data is the information I have written in with vhdl Rotating Machinery Kam believe that the procedure multiplier number, multifre1.vhd is the multiplier process, multifre1.vwf is the simulation waveform files, stp1.stp a virtual logic analyzer signaltap file. The multiplier process can be used directly, you can set the multiplier number, modify the parameter N can be solid.)
    2010-04-26 16:05:18下载
    积分:1
  • 利用FPGA采集按键,加了消斗。其实跟单片机的效果差不多。
    利用FPGA采集按键,加了消斗。其实跟单片机的效果差不多。-The use of FPGA collect keys, plus the elimination fighting. In fact, almost with the effect of SCM.
    2023-03-12 23:10:03下载
    积分:1
  • 适用于FPGA的SOPC方面的元器件添加,如COMPNENT
    适用于FPGA的SOPC方面的元器件添加,如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT
    2022-09-20 17:30:03下载
    积分:1
  • vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验...
    vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验-Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment
    2022-12-25 18:00:03下载
    积分:1
  • 适用于满足I2C协议的flash读/写操作程序,只需要设置要读/写的字节数,就可以直接使用!...
    适用于满足I2C协议的flash读/写操作程序,只需要设置要读/写的字节数,就可以直接使用!-Applicable to meet the I2C protocol flash read/write operations, only need to set to read/write number of bytes can be used directly!
    2023-04-08 02:50:03下载
    积分:1
  • FIFO程序,适用FPGA仿真的代码,有一定的价值
    FIFO程序,适用FPGA仿真的代码,有一定的价值-FIFO
    2022-08-10 12:12:14下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • spartan6_GTP
    基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
    2018-03-08 23:14:30下载
    积分:1
  • dpll
    用verilog编写的全数字锁相环,包括鉴相器,模K计数器,加减脉冲模块和分频模块,都经过验证(verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider )
    2014-04-22 08:36:53下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载