-
VHDL 基础语法篇
VHDL 基础语法篇 —— VHDL
VHDL硬件描述语言
1.1 VHDL概述
1.1.1 VHDL的特点
VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于
VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原
语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下：
1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下
（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。
2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设
计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数
据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，
用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文
档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
- 2020-06-20 14:20:01下载
- 积分：1
-
e2
Any change to the value of Mresults in immediate and phase-continuous changes in the output frequency
- 2014-02-23 02:42:47下载
- 积分：1
-
周立公Verilog
关于verilog的知识点和关键点的总结(Summary of knowledge points and key points of Verilog)
- 2020-07-01 22:20:02下载
- 积分：1
-
alu
verilog code for 8 bit alu
- 2015-06-30 18:49:10下载
- 积分：1
-
GMSK调制基带眼图仿真源代码
GMSK调制基带眼图仿真源代码，基于MATLAB(GMSK modulation baseband eye diagram simulation source code, based on MATLAB)
- 2020-06-28 11:40:01下载
- 积分：1
-
NAND_flash_verilog_vhdl
很好的NAND Flash 硬件驱动语言，支持VHDL和verilog 语言方便移植，如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。(NAND Flash Controller Reference
This reference design is used to interface a NAND Flash device and provides a simple host end interface. The host
end interface of this design is user-configurable. It provides buffer select signal, buffer write enable signal, address
bus, data bus, error status signal, control and handshake signals for the user......)
- 2021-03-08 22:59:28下载
- 积分：1
-
Roy dsd
basic verilog code on siso, piso, sipo
- 2020-06-25 18:40:01下载
- 积分：1
-
clock_FPGA_verilog
简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))
- 2012-11-03 10:35:49下载
- 积分：1
-
verilog
VERILOG设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子(Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of)
- 2008-05-28 22:12:57下载
- 积分：1
-
Huffman
用VHDL编写的huffman编码的源程序(With the VHDL source code written in huffman coding)
- 2010-06-08 14:58:32下载
- 积分：1
