-
sigma-delta-modulator
实现SIGMA-DELTA Modulator的veriolog代码(sigma-delta moudulator for RFPLL )
- 2020-11-11 13:39:44下载
- 积分：1
-
uartfifo
串口通信例程，使用FIFO数据缓存。Verilog源码，基于FPGA的uart开发，加深理解。(uart communication)
- 2017-04-20 22:16:21下载
- 积分：1
-
实现大型LED屏显示的CPLD程序，对FPGA学习很有帮助
实现大型LED屏显示的CPLD程序，对FPGA学习很有帮助-To achieve large-scale LED screen display of the CPLD program, very helpful for learning FPGA
- 2022-12-04 07:00:04下载
- 积分：1
-
Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现
Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现-Hynix" s 8M Byte SDR SDRAM Simulation of the Verilog language
- 2022-01-27 22:19:48下载
- 积分：1
-
ise9.1
学习ISE的好资料，想要使用XILINX芯片进行开发必看(ISE learning good information, want to use a must-see XILINX chip development)
- 2009-05-15 09:04:15下载
- 积分：1
-
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。...
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。-this document unpacked clock_time.vhd maxplusII use programming environment, the time for completion seconds timing, Hutchison, the set-up time seconds, sound, light, alarm functions.
- 2022-07-03 03:02:23下载
- 积分：1
-
SimpleSpi
master spi的源代码（verilog），包括文档，测试程序(master spi the source code (verilog), including documentation, testing procedures)
- 2007-01-29 21:03:51下载
- 积分：1
-
rom_fft
采用xilinx的ROMIP核产生类似正弦信号，经过FFt后可以观察结果(Using the xilinx ROMIP nuclear generating similar sinusoidal signal can be observed through the results after FFt)
- 2013-09-14 20:59:03下载
- 积分：1
-
大唐电信的FPGA设计经验，内部资料，详细完整，很有参考价值...
大唐电信的FPGA设计经验，内部资料，详细完整，很有参考价值-Datang Telecom
- 2022-03-04 13:47:05下载
- 积分：1
-
alu
说明： VHDL实现的算术逻辑计算单元（ALU），包括modersim测试文件，即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)
- 2011-03-26 21:18:01下载
- 积分：1
