网站首页

洗衣机verilog编程

于 2022-01-27 发布文件大小:3.87 MB

 0  49

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景本项目采用Verilog实现洗衣机的程序，它可以使用数字LED显示剩余时间。另外，它还可以使用不同的led_shining显示程序，它的运行了。而且我用BASYS2仿真和运行。在这个节目中，我会是有价值的使用几乎所有组件。关键技术有限状态机Verilog ；ISE熟练的状态控制

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

smartWasher
QUARTER编程环境实现的智能洗衣机系统，通过DE0板子进行模拟，组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)

2020-11-06 13:19:49下载

积分：1
CSCC标准下的RS码译码器的FPGA实现
CSCC标准下的RS(255,223)码的译码器设计，采用verilog语言编程实现，在软件QUARTUS II 9.0环境下仿真通过，并在CYCLONE IV系列开发板调试通过。

2022-03-24 22:23:12下载

积分：1
FIFO DESIGN
FIFO是一种先进先出内存队列，具有管理

2022-03-21 11:27:44下载

积分：1
BT656_RGB
BT656转RGB的算法实现代码，使用VORILOG语言编写(BT656-->RGB, verilog)

2021-02-24 09:39:39下载

积分：1
LIP2242CORE_otp_rom
Verilog OTP ROM source code

2011-01-31 09:54:45下载

积分：1
encoding-decoding
卷积码编码译码程序以及其modelsim仿真波形文件等(Convolutional code encoding and decoding procedures and the Modelsim simulation waveform file)

2020-12-27 20:59:03下载

积分：1
hard
在Quartus中，利用FPGA例化的存储器实现程序的BOOTLOADER的搬移(In Quartus, the use of FPGA case of memory to achieve the program' s move BOOTLOADER)

2020-09-27 20:17:46下载

积分：1
ad7606
AD7606是8通道16位逐次逼近型ADC，有2种接口模式：串行接口模式和高速的并行接口模式，并行接口模式又分为8位和16位传送方式。在数据转换时，2个转换信号CONVSTA/B，用来控制每4个或每8个ADC同时采样。如果将2个CONVST引脚连接在一起，就可对8个ADC同时进行采样。

2023-01-21 04:35:04下载

积分：1
bit7_Binary_to_BCD_LED
二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)

2013-09-14 16:49:39下载

积分：1
FPGA_four_num_code_lock
说明：基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)

2010-04-29 15:16:29下载

积分：1

696518资源总数
104298会员总数
46今日下载

洗衣机verilog编程

0 个回复

热门标签

热门下载