登录
首页 » Verilog » ad7606

ad7606

于 2023-01-21 发布 文件大小:109.73 kB
0 54
下载积分: 2 下载次数: 1

代码说明:

AD7606是8通道16位逐次逼近型ADC,有2种接口模式:串行接口模式和高速的并行接口模式,并行接口模式又分为8位和16位传送方式。在数据转换时,2个转换信号CONVSTA/B,用来控制每4个或每8个ADC同时采样。如果将2个CONVST引脚连接在一起,就可对8个ADC同时进行采样。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD9747的SPI接口及寄存器配置
    , verilog语言实现的高速DACAD9747的SPI接口及寄存器配置
    2022-06-29 16:02:30下载
    积分:1
  • DC-DC
    /功 能:1.实现与CPLD的通信,从而控制PWM的占空比. 2.实现LCD显示相关信息. // 3.实现对键盘按键的判断和确定相应的操作. 4.实现对电压电流的检测. // 5.实现过载保护功能,电流过大时,切断PWM输出,当排除过流故障后,自动恢复供电 // 6.实现用PID算法跟踪电压,实现稳压输出(/ Function: 1. Achieve communication with the CPLD to control the PWM duty cycle. 2 LCD Display relevant information.// 3. Realize the keyboard keys judgment and determine the appropriate action. 4. Achieve the voltage and current Detection// 5. achieve overload protection, current is too large, cut off the PWM output, when excluding overcurrent fault, automatically restore power// 6. achieve tracking voltage with PID algorithm to achieve the regulated output)
    2013-05-23 16:28:30下载
    积分:1
  • matlab程序
    说明:  OFDM信号的发送与接收 ,需要自取。时域图,模糊图,削峰。(Sending and receiving of OFDM signal)
    2020-12-17 12:56:10下载
    积分:1
  • TCD1254FGF_Drive
    基于FPGA Verilog驱动线性TCD1254GFG传感器驱动程序,驱动频率2MHz,帧率333帧每秒,曝光时间调节范围0-3000us,带数据读取时序1MHz。(The driver of linear TCD1254GFG sensor is driven by Verilog based on FPGA. The driving frequency is 2MHz, the frame rate is 333 frames per second, the exposure time adjusting range is 0-3000us, and the reading time sequence is 1MHz.)
    2018-08-25 11:19:53下载
    积分:1
  • dlatch触发器或锁存器的实现
    应用背景用于实现多个触发器和更高的高层次的计算应用。本代码提供了仿真结果,合成结果,波形,工作代码的截图。关键技术本代码提供了仿真结果,综合结果,波形,工作代码的截图,并采用了多个触发器实现了多个触发器和更高水平的计算应用程序。
    2022-08-13 12:56:18下载
    积分:1
  • xapp524
    xilinx FPGA 与高速ADC LVDS接口的范例程序(xilinx FPGA ADC LVDS interface)
    2021-02-05 17:29:57下载
    积分:1
  • 具备GMII接口和ARP协议功能的千兆以太网控制器
    具备GMII接口和ARP协议功能的千兆以太网控制器,经过Xilinx SPATAN-III FPGA验证
    2023-05-22 19:50:03下载
    积分:1
  • cpu
    说明:  一个简单的CPU设计,支持add,sub,mvi,mv四条指令,用Verilog语言编写,在Quratus II上编译通过,仿真正确。(A simple CPU design, support add, sub, mvi, mv four instructions, with the Verilog language, compiled by the Quratus II, the simulation is correct.)
    2011-04-09 12:22:09下载
    积分:1
  • AHB 仲裁
    仲裁者 AHB 泛型代码。与任何 AHB 设计的工作。 它将支持两个拆分和重试交易以及。 它将支持达 9 大师,它可以通过改变参数值在测试工作台中的改变了。 它叉骨界面 also.one 可以连接此代码到任何协议通过改变议定书 》 的要求。
    2022-02-02 12:21:13下载
    积分:1
  • uart_test
    说明:  用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)
    2019-03-13 14:15:24下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载