登录
首页 » Verilog » 给予内部晶振对外部时间码校正模块

给予内部晶振对外部时间码校正模块

于 2022-01-26 发布 文件大小:53.19 MB
0 61
下载积分: 2 下载次数: 1

代码说明:

对于不同竞争可能出现的偏差,采用修改计数方式对多个设备时间码进行修正,时最后输出时间码时同步的,精度可以达到10的付8次方

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LCD12864
    verilog lcd2864 适合初学者(verilog lcd2864 )
    2013-10-15 18:57:45下载
    积分:1
  • uart_tr(3)
    uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
    2015-06-08 21:02:17下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • sht30
    温湿度传感器sht30驱动,系统时钟为125M可读出温湿度。(sht30 driver,sysclk=125MHZ)
    2020-09-28 17:07:44下载
    积分:1
  • AD
    说明:  ADC AD7768-1单通道24bitADC驱动程序(ADC ad7768-1 single channel 24bit ADC driver)
    2020-07-13 13:55:08下载
    积分:1
  • 吠陀2x2
    模块vedic_2_x_2(A,B,C  ;);
    2022-05-14 14:46:13下载
    积分:1
  • cppOrbitTools
    tle转换为六根数的c++源代码,英文原版代码,测试可用(tle converted to six the number of c++ source code, the English original code, test available)
    2021-03-16 10:49:21下载
    积分:1
  • ad数模转换
    基于ad7470,ad5331的数模转换和模数转换的采集系统,已通过modelsim和quartus验证,输入0到2.5v的正弦波波形,转换输出通过采集卡的波形基本类似。
    2022-09-22 14:55:03下载
    积分:1
  • defog
    图像去雾算法FPGA实现,使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)
    2021-02-18 15:49:45下载
    积分:1
  • spi_slave
    xilinx 平台的SPI从接口实现源码,供参考学习(used xilinx,slave-spi interface.)
    2019-04-21 12:08:29下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载