登录
首页 » VHDL » VGA控制器的VHDL,得出3条线

VGA控制器的VHDL,得出3条线

于 2022-01-25 发布 文件大小:850.00 B
0 93
下载积分: 2 下载次数: 1

代码说明:

vga controller vhdl, it draws 3 lines -vga controller vhdl, it draws 3 lines

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • sdram_hr_hw_4port
    这个是DE2上的SDRAM 四个端口的驱动代码,相当实用!(This is a four-port SDRAM on a DE2 driver code, very useful!)
    2010-07-14 21:21:05下载
    积分:1
  • digital_clock
    数字钟通过verilog实现,并且支持Modelsim仿真,通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:02下载
    积分:1
  • 寄存器 32 位
    顶级模块名称是 "_register32"。它包括许多包括 files(instance)、 _dff、 _dlatch、 和盖茨。 你可以看到整体的图表中,像 RTL 查看器后, 合成。 _register8 包含在顶部模块
    2023-05-03 18:10:04下载
    积分:1
  • uart_tx
    FPGA实现串口发送 Verilog 语言(Serial reception FPGA Verilog language.)
    2015-11-11 13:26:49下载
    积分:1
  • 这是led流水灯的vhdl描述,很好的啊
    这是led流水灯的vhdl描述,很好的啊-led s hdl describe
    2022-07-02 00:45:42下载
    积分:1
  • 算术逻辑单元4位
    应用背景算术逻辑单元程序为4。执行右移,左移,multiplication.addition和分工,subtraction.no数学符号的使用。ALU具有多种输入和输出的网,这是共同的电气连接,用于传输数字信号之间的逻辑和外部电路。当一个ALU操作,外部电路将信号输入的ALU,响应的,ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加:一个和乙的总和,并出现在。加随身携带:一、乙方及随身携带,并将之以。减:从一个(或反之亦然)中减去,并且在不同的情况下出现开展。对于这个功能,进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下,输出可以被处理器忽略,这是唯一感兴趣的状态位(特别是零和消极的),结果从操作。减去与借用:从一个(或反之亦然)与借用(进行)和差异出现在和进行(借用)。两者的补充(否定):一个(或一个)是从零开始,并且在Y的差异出现。增量:一个(或乙)增加了一个和由此产生的值出现在Y。递减:一个(或乙)是由一个和由此产生的值出现在Y。通过:所有的一个(或乙)位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。
    2022-04-11 15:55:04下载
    积分:1
  • c_xapp260
    xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案,同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用(从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口)设计完整的存储器接口解决方案。(The use of Xilinx FPGA and Memory Interface Generator to simplify memory interface. This white paper discusses the various memory interface controller design challenges facing Warfare and Xilinx solutions, but also explains how to use Xilinx Software tools and hardware-proven reference designs to be for your own With (from low-cost DDR SDRAM applications to such as 667 Mb/s This higher performance DDR2 SDRAM interface) design a complete deposit Storage device interface solution.)
    2009-11-03 10:01:20下载
    积分:1
  • CCD_Verilog_1014
    基于CPLD器件的线型CCD东芝TCD1501的驱动程序,用verilog语言开发。(CPLD devices based on linear CCD driver Toshiba TCD1501 using Verilog language development.)
    2016-04-24 12:52:19下载
    积分:1
  • cic_4_dec
    实现4倍抽取的CIC抽取滤波器模块的Verilog实现,在对数据进行抽取之前,首先进行滤波(Extracted 4 times realize CIC decimation filter module Verilog realize that in the data collected before the first filter)
    2008-07-08 16:23:03下载
    积分:1
  • EDA应用中ROM具体定义实例,供大家学习和写程序参考之用
    EDA应用中ROM具体定义实例,供大家学习和写程序参考之用-EDA applications, examples of the specific definition of ROM, for everyone to learn and write programs for reference
    2022-07-07 21:49:00下载
    积分:1
  • 696518资源总数
  • 104642会员总数
  • 38今日下载