登录
首页 » VHDL » VHDL I2C模式

VHDL I2C模式

于 2022-01-25 发布 文件大小:14.22 kB
0 48
下载积分: 2 下载次数: 1

代码说明:

---------------------------------------------------------------------------

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • This is a debugging software online CPLD. Be able to meet the general requiremen...
    这是一款CPLD的在线调试软件。能够满足用于学习者的一般要求。-This is a debugging software online CPLD. Be able to meet the general requirements for learners.
    2023-04-04 00:05:04下载
    积分:1
  • verilog写的数字频率计的选择模块,用与显示的选择
    verilog写的数字频率计的选择模块,用与显示的选择-written in Verilog digital frequency meter option module, used and display options
    2022-02-01 05:29:25下载
    积分:1
  • Single-CPU
    说明:  简单的单周期CPU设计,实现的指令有:算术运算指令、逻辑运算指令、移位指令、比较指令、存储器读/写指令、分支指令、跳转指令、停机指令。(Simple single-cycle CPU design,The instructions implemented are as follows:Arithmetic operation instruction, logical operation instruction, shift instruction, comparison instruction, memory read/write instruction, branch instruction, jump instruction, stop instruction.)
    2020-06-16 12:28:32下载
    积分:1
  • ht82v38 线性ccd AD转换fpga程序
    ht82v38 线性ccd 16位 AD转换fpga程序VHDLHT82V26(38)是Holtek(隶属台湾盛群半导体股份有限公司)出品的专用于CCD/CIS模拟信号的处理器。当然,其也可做为通用ADC芯片使用。 HT82V38采用3.3V,5V工作电源,采用三个信道的结构(3个ADC输入通道,分别为R、G、B通道),可提供一个、两个或三个信道的操作模式供用户选择,其A/D转换器精度为16位(16bit),转换速率最高达到30MSPS。
    2022-03-09 21:51:37下载
    积分:1
  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • 4-to-1
    4选1数据选择器,有使能端控制,4个数据输入,2个地址端,1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)
    2012-10-15 18:48:38下载
    积分:1
  • Encoder_SSI_Veryilog
    说明:  本文详细描述了SSI协议的通讯格式、原理及应用电路,并采用verilog语言实现了SSI通讯协议.设计实用电路并实现了与绝对值编码器的通讯(SSI protocol described in detail the communication format, principle and application circuit, and use verilog language of the SSI protocol. Practical circuit design and implementation of the communication with the absolute encoder)
    2020-12-28 20:59:02下载
    积分:1
  • FIRDF_design
    FIR带通、带阻滤波器设计,需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
    2020-09-28 15:17:44下载
    积分:1
  • dft
    verilog语言实在点变换DFT源代码,可以配合软核或者其他CPU进行综合FFT变换,也可以单独使用生成module!(verilog language is point FFT transform source code, can tie in with the soft-core CPU, or other integrated FFT transform, it can be used to generate module!)
    2009-05-09 14:29:47下载
    积分:1
  • Arbitrary odd
    任意奇数分频,只要修改N即可实现 可验证-Arbitrary odd-numbered sub-frequency, as long as the modified N can realize verifiable
    2022-03-19 01:50:16下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载