登录
首页 » Verilog » 中值算法

中值算法

于 2022-01-25 发布 文件大小:11.67 kB
0 53
下载积分: 2 下载次数: 1

代码说明:

在FPGA上实现的图像处理中值算法,其中包含对输入数据的控制,内容详细,如果需要复杂的 图像滤波算法只需要修改中值模块即可。在altera上可用,如果要再xilinx上使用,只需要将fifo替换即可

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • 温度补偿的bp神经网络实现
    使用不怕神经网络做硬件加速,实现温度补偿
    2023-08-13 09:50:03下载
    积分:1
  • zhentongbu
    FPGA在通信上的运用:基于VHDL的帧同步程序(Application of FPGA in communication: Based on VHDL frame synchronization procedures )
    2012-11-28 09:10:05下载
    积分:1
  • pcm
    利用VHDL语言和模块化设计实现PCM编译码的功能,整体工程和代码全有。(PCM encode and decode by VHDL in Quartus2. )
    2020-11-02 10:39:53下载
    积分:1
  • adc0809
    1、用状态机设计A/D转换器ADC0809的采样控制电路,并在数码管上显示转换结果; 2、设置有复位和启动/保持开关,要求 ⑴ 复位开关用来使A/D转换器复位,并做好A/D转换准备; ⑵ 启动/保持开关用来控制A/D转换器开始连续转换或停止转换保持结果,即按一下启动/保持开关,启动A/D转换器开始转换,再按一下启/停开关,停止转换并保持结果。 3、采用Verilog HDL语言设计符合上述功能要求的控制电路。(1, with the state machine design A/D converter ADC0809 sampling control circuit and display the results on the digital conversion 2 is provided with a reset and start/hold switch, reset switch is used to make the request ⑴ A/D converter reset and do A/D conversion ready ⑵ start/hold switch is used to control the A/D converter starts converting or stop the conversion to maintain a continuous result that by clicking Start/hold switch, start the A/D converter to start the conversion, and then Click the start/stop switch stops the conversion and keep the results. 3, using Verilog HDL language designed to meet the functional requirements of the above-mentioned control circuit.)
    2021-01-02 21:38:57下载
    积分:1
  • 55593397xapp592
    说明:  GTH 和SMPTE IP 实现 SDI视频接收(SDI Video Receiving Based on GTH and SMPTE IP)
    2019-02-18 16:09:33下载
    积分:1
  • shuzijishiqi
    基于VHDL的数字计时器,手动可控正计时和倒计时(含复位键和使能键)(VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key))
    2016-12-05 19:57:07下载
    积分:1
  • EDA-Cont-LED-201006
    FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制,FPGA译码(FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder)
    2013-05-11 23:09:25下载
    积分:1
  • RIPPLE_COUNTER
    Ripple counter using t _filp flop
    2017-11-16 05:22:36下载
    积分:1
  • LTE
    说明:  本文档对LTE进行了详细的介绍,是一本LTE入门的好书(This document is a detailed introduction to LTE, is a good book to get started with LTE)
    2021-01-16 09:30:07下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载