登录
首页 » Verilog » FPGA硬件实现数字时钟

FPGA硬件实现数字时钟

于 2022-01-21 发布 文件大小:1.29 MB
0 54
下载积分: 2 下载次数: 1

代码说明:

数字时钟:数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。 另外让我想到实验三的任务四就类似与做一个数字时钟,0分00秒到9分59秒,当时只是只实现了计数,暂停,清零的功能还有校分和报时的功能没有实现,于是就想自己做一个真正的时钟时分秒都能显示并且能清零、校分、整点报时。 做一个数字时钟,从00时00分00秒到23时59分59秒的数字时钟,其中一个开关管脚可以清零使数码管直接显示00时00分00秒,一个LED管脚整点报时,只要29分或者59分就亮一分钟,两个校分开关管脚一个用来拨快分显示器、一个用来拨慢分显示器,两个校时开关管脚一个用来拨快时显示器、一个用来拨慢时显示器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PWM
    基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过(PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation)
    2016-05-01 15:05:58下载
    积分:1
  • 基于nexy4的FPGA按键去抖
       基于fpga开发板的按键去抖verilog代码实现
    2023-05-07 04:45:02下载
    积分:1
  • DE0_VGA
    利用FPGA设计游戏设计,真人版超级玛丽,VGA显示(Using FPGA design game design, live-action version of Super Mario, VGA display)
    2020-11-06 13:09:55下载
    积分:1
  • VerilogHDL_advanced_digital_design_code_Ch6
    VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6(Advanced Digital Design VerilogHDL_advanced_digital_design_code_Ch6Verilog HDL source CH6)
    2007-11-27 10:13:37下载
    积分:1
  • 视频运动补偿预测块的 verilog代码
    这是一个关于 VLSI 设计项目。主题是压缩的视频中的运动补偿预测块设计。项目包括 RTL 代码,代码验证平台。 项目使用软件的新思科技,例如: 设计编译器 (合成)、 IC 编译器 (布局)...... 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-05-03 18:25:03下载
    积分:1
  • 48_4.12
    网络通信中的MII接口 通常将4位nibble数据送出,此程序将4位数据组合成8位数据并行输出(8比特==1个字节)。。完全可用 同时包含84转换(The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte). . Completely available at the same time contains 84 conversion)
    2009-04-21 13:43:45下载
    积分:1
  • 密克罗尼西亚糙摩尔
    它包含不同的方式给代码有限状态机,如代码 SM 和 NSL 块中的和在另一个敢 OFL...... 等等......可以引用不同的代码习惯
    2022-11-27 07:40:03下载
    积分:1
  • SD卡读取图片显示例程
    基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验 基于verilog的SD卡读取图片显示例程的实验
    2022-03-21 20:22:44下载
    积分:1
  • or2a
    使用vhdl语言设计一位全加器,在仪器上下载并实现LED灯的闪亮(A full adder design)
    2013-09-26 18:24:15下载
    积分:1
  • eBook_Verilog_HDL--Guide_to_Digital_Design_Synthes
    说明:  对于有经验的用户和新用户写的,这本书给您的Verilog HDL的广泛报道。该书强调了实际设计和验证的角度,而不是只注重Verilog的语言方面。(Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. )
    2010-04-15 01:27:30下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载