登录
首页 » Others » 图书馆管理系统代码+SQL脚本

图书馆管理系统代码+SQL脚本

于 2020-12-11 发布
0 109
下载积分: 1 下载次数: 1

代码说明:

本软件旨在为学校的图书馆管理人员提供一个可以方便管理库存图书的系统 可以对库存图书进行录入 借还 查询 修改功能 减少操作时间 提高工作效率 该软件适用于一般规模的图书馆管理操作 相应的需求有:  1.能够存储一定数量的图书信息 并方便有效的进行相应的书籍数据操作和管理 这主要包括:   1 图书信息的多方式检索查询;   2 图书的借阅 返还;   3 图书的新书入库; 4)图书的信息更新   2.能够对一定数量的读者进行相应的信息存储与管理 这其中包括:   1)读者信息的查询 2)读者借书信息的记录与更新 3.能够提供一定的安全

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Deep learning Yann LeCun, Yoshua Bengio & Geoffrey Hinton 三位大牛综述
    深度学习领域三大牛LeCun、Bengio和Hinton 联合打造史上最权威综述 Deep learning,跟着大牛脚步逐步成为大牛。
    2020-12-05下载
    积分:1
  • xmlbeans的jar包
    jsr173_1.0_api.jar;resolver.jar;xbean.jar;xbean_xpath.jar;xmlbeans-qname.jar;xmlpublic.jar
    2020-12-05下载
    积分:1
  • 基于LabVIEW虚拟信号发生器的设计包括VI和详细的报告
    设计目的及任务:①掌握利用D/A转换和计算机资源实现数字式信号发生器的设计方法。②了解虚拟信号发生器对信号频率的控制方法。③了解虚拟信号发生器信号频率上下限的决定因素。④设计虚拟信号发生器。设计内容:①利用实验室提供的仪器设备、软件等,学生亲自设计虚拟信号发生器。②实现虚拟信号发生器的仿真显示。在虚拟信号发生器的图形显示窗上观察模拟输出信号的波形,要求观察正弦波、方波、三角波。③实现虚拟信号发生器的模拟信号输出。①频率的测量。使用用频率计测量信号频率。②滤波。选择不同的截止频率对输出信号进行滤波。③失真度的测量。对滤波前后的模拟输出电压波形进行失真度的测量。
    2020-12-02下载
    积分:1
  • 简单CPU的Verilog设计
    本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码
    2020-12-03下载
    积分:1
  • 基于Multisim8的简易数字频率计仿真
    基于Multisim8的简易数字频率计仿真
    2020-11-29下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 元胞自动机交通流模型代码(matlab代码)
    元胞自动机交通流模型matlab代码,双车道模型,靠右行驶模型,代码很容易修改成其他相关模型。
    2020-12-06下载
    积分:1
  • hfss射频仿真实例大全
    徐兴福主编,非常使用。本书讲解了HFSS操作方法,并提供了大量的工程设计实例,分为基础篇(1~6章)和实例篇(7~21章)。基础篇包括HFSS功能概述、HFSS建模操作、网格划分设置、变量设置与调谐优化、仿真结果输出,以及HFSS与其他软件的联合、数据输入/输出等;实例篇包括PCB微带线、微带滤波器、腔体滤波器、介质滤波器、功分器、耦合器、微带天线、GPS/北斗天线、键合线匹配、SMA头、LTCC、DRO、频率选择表面的设计与仿真。
    2021-05-06下载
    积分:1
  • QT5开发及实例 (pdf+源码)
    Qt5开发及实例PDF 及 源程序 加上PPT教科书 物超所值~
    2021-05-07下载
    积分:1
  • 先进PID控制及其MATLAB仿真 与配套源码
    《先进PID控制MATLAB仿真》(第2版)从MATLAB仿真角度系统地介绍了PID控制的基本理论、基本方法和应用技术,是作者多年来从事控制系统教学和科研工作的结晶,同时融入了国内外同行近年来所取得的新成果。全书共分10章,包括连续系统和离散系统的PID控制;常用数字PID控制;专家PID和模糊PID控制;神经PID控制;遗传算法PID控制;多变量解耦PID控制;几种先进的PID控制;灰色PID控制;伺服系统PID控制;PID实时控制等内容。每种方法都通过MATLAB仿真程序进行了说明,所有仿真程序均存储在光盘中,读者可以直接调用。《先进PID控制MATLAB仿真》(第2版)各部分内容既相互联
    2020-12-11下载
    积分:1
  • 696518资源总数
  • 104226会员总数
  • 29今日下载