登录

最新会员 最新下载

成为了本站VIP会员

12月25日 15:38

成为了本站VIP会员

12月25日 12:28

成为了本站VIP会员

12月25日 12:10

成为了本站VIP会员

12月24日 23:54

成为了本站VIP会员

12月24日 23:29

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言:Quartus II
  2. 代码类别:系统设计方案
  3. 发布时间:半年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. FPGA_homewrk2

  设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。完成HDL设计及testbench描述,给出综合后的时序仿真结果。文档报告(Design a circuit that can find the maximum gap between two adjacent 0 in a 32bit word. The HDL design and testbench description are completed, and the result of comprehensive simulation is given. Document report)

13
下载
186
浏览
2018-05-07发布