登录

最新会员 最新下载

成为了本站VIP会员

01月05日 00:38

成为了本站VIP会员

2024-12-25 15:38

成为了本站VIP会员

2024-12-25 12:28

成为了本站VIP会员

2024-12-25 12:10

成为了本站VIP会员

2024-12-24 23:54

成为了本站VIP会员

2024-12-24 23:29
已选条件
  1. 编程语言:VHDL
  2. 代码类别:所有
  3. 发布时间:一年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 使用从Digilent Spartan3E板VGA接口。LabVIEW VI

VGA interface using Spartan3E board from DIGILENT.Labview .vi

1
下载
50
浏览
2023-02-15发布

2. 基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习

基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习-Fpga-based LCD driver development process relevant information, for reference and learning

1
下载
53
浏览
2023-02-14发布

3. Traffic lights controller VHDL design, can be controlled by traffic lights at th...

交通灯控制器的VHDL设计,能控制十字路口的红绿灯转换,通过目标芯片EPF10KLC84-4验证-Traffic lights controller VHDL design, can be controlled by traffic lights at the crossroads of the conversion, through the target chips EPF10KLC84-4 verification

1
下载
73
浏览
2023-02-14发布

4. VHDL programming language introduced the basic grammar, and some programming exa...

介绍了VHDL编程语言的基本语法,和一些编程实例-VHDL programming language introduced the basic grammar, and some programming examples

1
下载
47
浏览
2023-02-13发布

5. VHDL的食谱

The VHDL Cookbook First Edition July, 1990 Peter J. Ashenden Dept. Computer Science University of Adelaide South Australia

1
下载
50
浏览
2023-02-13发布

6. NIOS II based on the SD CARD MUSIC PLAYER source, including hardware SOPC

基于NIOS II的SD CARD MUSIC PLAYER源码,包括硬件SOPC-NIOS II based on the SD CARD MUSIC PLAYER source, including hardware SOPC

1
下载
48
浏览
2023-02-13发布

7. 用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。...

用VHDL编写的4、7、40、64、84计数器,可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.

2
下载
50
浏览
2023-02-12发布

8. 一个用Verilog编写的编帧、解帧及码速匹配的程序,相当经典

一个用Verilog编写的编帧、解帧及码速匹配的程序,相当经典-Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!

1
下载
85
浏览
2023-02-12发布

9. arbitrary data source code generator

任意数据发生器的源代码-arbitrary data source code generator

1
下载
44
浏览
2023-02-11发布

10. BCH码的二进制FEC码的译码

应用背景BCH码是一种流行的用于存储和传输系统中使用的纠错码。它增加了一些冗余检查数据到原始数据帧,冗余数据长度取决于校正能力,和所有计算进行在伽罗华域,适用于FPGA。关键技术编码:线性反馈移位寄存器解码器:1。证算有2×T-1型要求。首先得到奇数阶的。计算时间不一多项式分裂。都有生成多项式和多项式T T特征多项式。接收到的数据分别由T多项式分,上对应于2×T-1电力原始元素综合征,是从1到T。其次,即使顺序综合征的计算奇数的2。误差位置多项式计算误码位置多项式是由无逆的BM算法计算。计算迭代最多2×t-1时刻。定义为综合征的顺序是2×T-1。定义V是错误位置多项式的阶为2×T-1。有一些变量在计算。3.error位置搜索中国搜索的方法来找到错误的位置。每一个元素放在伽罗瓦域为该错误位置多项式,如果其结果等于零,则该元素对应于误差位置。搜索可以进行并行以缩短运行时间。

1
下载
58
浏览
2023-02-10发布

11. 串口程序 VHDL

串口程序 VHDL-Serial procedures VHDL

1
下载
40
浏览
2023-02-10发布

12. 基于DDS的移相信号发生器的设计

4、各个功能的主要源程序 1、移相模块: = 1 * GB2 * MERGEFORMAT ⑴、相位累加器: architecture one of add32 is begin   s

1
下载
61
浏览
2023-02-10发布

13. a simple survey of 110 three detectors, and a logical map vhdl description, incl...

一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl description, including reports and experimental test plan.

1
下载
48
浏览
2023-02-09发布

14. 100例VHDL语言解释,北京理工大学毕业…

VHDL语言100例详解,北京理工大学ASIC研究生出版,这里是21-50个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC published examples here are 21-50 months

1
下载
93
浏览
2023-02-09发布

15. 基于fpga的交织编码器设计,主要讲叙如何在fpga上实现交织编码器。...

基于fpga的交织编码器设计,主要讲叙如何在fpga上实现交织编码器。-something about turbo。

1
下载
77
浏览
2023-02-09发布

16. 实现

Implementation of Image Processing Algorithms in FPGA Hardware.

1
下载
44
浏览
2023-02-08发布

17. 计数器的 vhdl 代码

我们使用此代码开发 plc 在 fpga 硬件计数器的程序

1
下载
48
浏览
2023-02-08发布

18. Program to implement convolution through VHDL

Program to implement convolution through VHDL-Program to implement convolution through VHDL...

1
下载
44
浏览
2023-02-08发布

19. 《Verilog HDL 程序设计教程》3

《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3

1
下载
68
浏览
2023-02-08发布

20. 这是一个基于VHDL语言编程的电子琴源代码程序,希望可以帮到大家...

这是一个基于VHDL语言编程的电子琴源代码程序,希望可以帮到大家-This is a keyboard based on the VHDL programming language source code program, the desire to help everyone

1
下载
52
浏览
2023-02-07发布