登录

最新会员 最新下载

头像 松坂砂糖

成为了本站VIP会员

12月25日 15:38
头像 影

成为了本站VIP会员

12月25日 12:28
头像 waiting

成为了本站VIP会员

12月25日 12:10
头像 .

成为了本站VIP会员

12月24日 23:54
头像 木槿暖夏

成为了本站VIP会员

12月24日 23:29
头像 arctan君。

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言：Quartus II
  2. 代码类别：所有
  3. 发布时间：一周内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. ad7606

  AD7606采集代码，用于verilog 驱动 AD7606 adc SPI 串口方式(AD7606 acquisition code, used for Verilog drive AD7606 ADC SPI serial mode)

52
下载
209
浏览
2021-05-12发布
VHDL/FPGA/Verilog Quartus II

▍2. DE2_115_i2sound

  de2案例实验，本演示使用DE2-115板上的麦克风输入、线路输入和线路输出端口来创建卡拉OK机应用程序。(De2 case study,This demonstration uses the microphone-in, line-in, and line-out ports on the DE2-115 board tocreate a Karaoke Machine application.)

3
下载
196
浏览
2021-04-20发布
汇编语言 Quartus II

▍3. DE2_115_i2sound

说明：  de2案例实验，本演示使用DE2-115板上的麦克风输入、线路输入和线路输出端口来创建卡拉OK机应用程序。(De2 case study,This demonstration uses the microphone-in, line-in, and line-out ports on the DE2-115 board tocreate a Karaoke Machine application.)

2
下载
165
浏览
2021-04-20发布
汇编语言 Quartus II

▍4. ads8688 fpga 驱动 Verilog语言

  ads8688 fpga驱动，Verilog语言，带tb方针代码(Ads8688 fpga driver, Verilog language, with TB policy code)

4
下载
278
浏览
2021-04-03发布
其他 Quartus II

▍5. ads8688

说明：  ads8688 fpga驱动，Verilog语言，带tb方针代码(Ads8688 fpga driver, Verilog language, with TB policy code)

11
下载
310
浏览
2021-04-03发布
其他 Quartus II

▍6. zishiyingyoucheng

  MATLAB 基于小波改进的自适应游程编码(MATLAB Adaptive run range coding based on wavelet improved)

2
下载
192
浏览
2021-03-20发布
压缩解压 Quartus II

▍7. 电子时钟

  基于DE2-115的数字时钟 1.液晶显示，数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)

5
下载
192
浏览
2021-03-06发布
VHDL/FPGA/Verilog Quartus II

▍8. QAM发生仿真

  在Qaurtus环境下用Verilog输入实现64QAM信号的发生，用MATLAB协助验证，观察了PN序列对应的星座图。(Simulating generation of 64QAM RF Signal in Quartus II IDE,identified with MATLAB,constellation gram displayed.)

4
下载
240
浏览
2021-03-02发布
VHDL/FPGA/Verilog Quartus II

▍9. 32_ov5640_ethernet

说明：  可实现ALTERA平台下的FPGA视频信息采集。可做图像处理、视频监控、视频信息抓取等硬件平台处理功能(It can realize FPGA video information collection under the ALTERA platform. Can do image processing, video surveillance, video information capture and other hardware platform processing functions)

3
下载
208
浏览
2020-12-16发布
其他 Quartus II

▍10. 5L_SVPWM_ANPC_CPLD

  基于CPLD硬件描述语言编写的五电平SVPWM脉冲触发程序(Five level SVPWM pulse trigger program based on CPLD hardware description language)

12
下载
168
浏览
2020-12-14发布
VHDL/FPGA/Verilog Quartus II

▍11. 基于FPGA可触控卫星信道模拟器的设计与实现

  卫星信道模拟器能够模拟卫星信道的传播特性，用于设备的通信调试，节 约研发成本。目前，很多卫星信道模拟器在参数设置上存在问题：有的参数难 以调节；有的采用上位机进行参数设置，通过上位机设置参数需要连接电脑， 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器，FPGA 作为算法实现和控制单元，通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)

5
下载
207
浏览
2020-12-10发布
VHDL/FPGA/Verilog Quartus II

▍12. 基于FPGA可触控卫星信道模拟器的设计与实现

说明：  卫星信道模拟器能够模拟卫星信道的传播特性，用于设备的通信调试，节 约研发成本。目前，很多卫星信道模拟器在参数设置上存在问题：有的参数难 以调节；有的采用上位机进行参数设置，通过上位机设置参数需要连接电脑， 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器，FPGA 作为算法实现和控制单元，通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)

6
下载
173
浏览
2020-12-10发布
VHDL/FPGA/Verilog Quartus II

▍13. NEW

  Verilog投币式手机充电仪 清华大学数字电子技术基础课程EDA大作业。刚上电数码管全灭，按开始键后，数码管显示全为0。输入一定数额，数码管显示该数额的两倍对应的时间，按确认后开始倒计时。输入数额最多为20。若10秒没有按键，数码管全灭。(Verilog coin operated cell phone charger EDA major homework of digital electronic technology foundation course, Tsinghua University. Just put on the digital tube completely extinguished, press the start button, the digital tube display is 0. Enter a certain amount, the digital tube shows the amount of double the corresponding time, according to the confirmation began countdown. The maximum amount of input is 20. If there is no button in 10 seconds, the digital tube will die out.)

13
下载
199
浏览
2020-12-10发布
VHDL/FPGA/Verilog Quartus II

▍14. BISS

说明：  biss协议源码交流 verilog hdl源码，测试可用(Biss protocol ,achieved by verilog HDL,can be verify using modelsim or other simtools.)

1
下载
206
浏览
2020-12-02发布
VHDL/FPGA/Verilog Quartus II

▍15. WA

说明：  QUARTUS2 16.9 VHDL FPGA ENDAT2.2

0
下载
166
浏览
2020-11-24发布
VHDL/FPGA/Verilog Quartus II

▍16. fir_lms

  通过基于LMS算法的Verilog程序的编写来实现自适应滤波器的功能(The function of adaptive filter is realized by compiling Verilog program based on LMS algorithm.)

12
下载
173
浏览
2020-11-21发布
数值算法/人工智能 Quartus II

▍17. 基于FPGA的彩色符号设计

  a、设计可显示横彩条和纵彩条的VGA彩条信号； b、设计可显示英语字母的VGA彩条信号； c、设计可显示移动彩色斑点的VGA彩条信号； d、设计可实现手动切换a、b、c三个功能.(The design can display VGA color color and color of the longitudinal cross signal. The design can display the VGA color signal of the English alphabet. The design can display the VGA color signal of mobile color spots.)

3
下载
188
浏览
2020-11-09发布
VHDL/FPGA/Verilog Quartus II

▍18. crc16_8

  modbus通讯必须的校验码生成器，可以直接使用(modbus crc16/8 free use)

0
下载
189
浏览
2020-10-22发布
VHDL/FPGA/Verilog Quartus II

▍19. 7-5

  基于FPGA的ip核FIR低通滤波器，实现滤波功能，简单好用(FPGA-based ip core FIR filter for filtering function, easy to use)

9
下载
211
浏览
2020-10-05发布
VHDL/FPGA/Verilog Quartus II

▍20. 小梅哥RTL8211PHYFPGA

说明：  基于RTL8211以太网芯片开发的以太网通信代码，使用Quartus编程，FPGA板子为开发者(Ethernet communication code based on rtl8211 Ethernet chip, using quartus programming, FPGA board for developers)

4
下载
201
浏览
2020-09-17发布
VHDL/FPGA/Verilog Quartus II

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！