▍1. SPI接口的AD芯片配置
由FPGA模拟生成SPI接口时序,完成AD芯片的配置,AD芯片为ADI公司的ad9852,程序配置的较为详细,适合使用类似AD芯片开发者参考
由FPGA模拟生成SPI接口时序,完成AD芯片的配置,AD芯片为ADI公司的ad9852,程序配置的较为详细,适合使用类似AD芯片开发者参考
就是生成原始波形数据,设计Verilog代码,把数据加载到初始ram中,再调用数据进行仿真,仿真实现波形还原,和进行合成之类。
使用软件:quartus 2 13.0基于DE2_115实验板vga输出灰阶测试图片
adder32.v 32位加法器D_FFbe.v 频率控制器DFFAF2.V 相位累加器rom.mif 正弦ROMsquare.v 方波trianle.v 三角波
快速傅里叶变换 (FFT) 是一种算法来计算离散傅里叶变换 (DFT)和它的逆矩阵。傅里叶分析的时间 (或空间) 转换频率,反之亦然 ;FFT 快速计算这种转换 byfactorizing DFT 矩阵成稀疏的因素的产物。16point FFT 代码 ~此代码是对你的 verilog 的 FFT 算法研究非常有用。我希望这会对你有帮助。
通过FPGA驱动DM9000的程序源代码,可以实现UDP协议传输,长时间测试速率不掉,可以参考
The PID controller IP core performs digital proportional–integral–derivative controller (PID controller) algorithm. The algorithm first calculates the error between a measured value (PV) and its ideal value (SP), then use the error as an argument to calculate the manipulate value(MV). The MV will adjust the process to minimize the error. It can be used to calculate duty cycle for PWM (Pulse Width Modulation).
代码由Verilog语言编写,可以实现HDLC协议,主要由发送模块、接收模块和cpu接口三个大模块组成,可以替代集成芯片PT7A6525。
基于ad7470,ad5331的数模转换和模数转换的采集系统,已通过modelsim和quartus验证,输入0到2.5v的正弦波波形,转换输出通过采集卡的波形基本类似。
nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核
我有一个完整的项目 CPU Nios II 与 IO 设备之间如何进行通信: 我用 32 开关: [31:0] 作为输入设备进行通信与加利福尼亚 Nios2.And 后我使用 31 红色的 led 指示灯显示输入从开关的值。 我希望我可以帮助您了解有关与 CPU Nios2 IO 设备之间进行通信,这是一个例子,您可以开发遵循你的目的 !
采用OV7670摄像头采样视频数据通过FPGA DE2开发板(EP2C35F672C6)用VGA显示在显示屏上。可向多路视频显示扩展。
这是基于FPGAD的DDS(直接数字式频率合成器)信号发生器,使用的语言是硬件描述语言(Verilog),通过使用matlab生成的.mif文件,加载到ROM,IP核中,通过语言描述,可以产生频率和相位可调的模拟波形信号
//***********************************************************//data : 2007-07-11 11:30:00 //version : 1.0////module name : Mp3Decode////modification history//---------------------------------//firt finish 2006// 2007-07-11 11:30:00 //***********************************************************
语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......
此代码描述如何通过使用董事会。这个谋杀案是为altera董事会写的。