登录
首页 » Verilog » FPGA实现百兆MAC发送接收

FPGA实现百兆MAC发送接收

于 2023-08-19 发布 文件大小:29.77 kB
0 53
下载积分: 2 下载次数: 1

代码说明:

该部分实现了百兆MAC的数据的收发功能,可直接连接MII接口的PHY芯片,进行通信,设计是基于国半的DP83849双口PHY进行开发,并进行过大量实例测试;应用中有问题可随时联系

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 单周期CPU设计完整代码
    实验课作业,下载可以直接跑,各个模块的完整代码。
    2023-09-02 21:10:03下载
    积分:1
  • PIC单片机学习软件及其资料
    PIC单片机学习软件及其资料,入门到精通(PIC MCU learning software and its information, entry to proficiency)
    2019-07-04 17:17:40下载
    积分:1
  • arm7
    ARM7 VERILOG源码,非常精简,3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)
    2009-12-02 10:57:51下载
    积分:1
  • ddr3 sdram 控制器代码,verilog
    根据DDR3的特点和操作原理,利用MIG软件工具在Virtex-6系列FPGA中实现DDR3SDRAM控制器的设计,并给出了硬件测试的结果,代码为verilog,通过仲裁机制完成设计,希望对学习fpga的人有帮助
    2022-07-09 17:26:37下载
    积分:1
  • Motion_control
    基于FPGA的运动控制系统设计,包含位置、速度控制等(motion control)
    2020-11-29 13:09:28下载
    积分:1
  • 维特比译码器发电机
    这是维特比译码器 verilog 代码生成器进行测试和 FPGA 验证。
    2022-09-02 18:05:02下载
    积分:1
  • Quartus_II部分实例
    说明:  38译码器,D触发器,全加器,计数器,抢答器,优先编码器,111序列检测器,并行输入转串行输出(poor English. 38 decoder, D trigger, full adder, counter, scrambler, priority encoder, 111 sequence detector, parallel input to serial output)
    2020-05-18 12:06:54下载
    积分:1
  • rscode
    RS编码器在fpga上的实现,用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)
    2009-06-11 21:45:49下载
    积分:1
  • sdram
    说明:  SDRAM控制,通过VHDL语言编写可运行至133MHz。(SDRAM control, written in VHDL language, can run to 133MHz.)
    2020-02-15 11:52:22下载
    积分:1
  • LCD12864
    verilog lcd2864 适合初学者(verilog lcd2864 )
    2013-10-15 18:57:45下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载