登录
首页 » VHDL » 二进制除法器,采用移位相减的方法实现,位数可调

二进制除法器,采用移位相减的方法实现,位数可调

于 2023-08-14 发布 文件大小:1.03 kB
0 52
下载积分: 2 下载次数: 2

代码说明:

二进制除法器,采用移位相减的方法实现,位数可调-The source code of a divider

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SASX
    说明:  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • 基于fpga和xinlinx ise的音乐播放器vhdl程序,希望对你有所帮助!...
    基于fpga和xinlinx ise的音乐播放器vhdl程序,希望对你有所帮助!-and xinlinx ideally music player VHDL process, and I hope to help you!
    2023-02-07 05:35:03下载
    积分:1
  • 本文介绍了一种使用4蝴蝶(米,氮)的根元素
    本文提出了一种使用4根元素蝶形(m,n)计数器来降低硬件复杂度、延迟、功耗的传统加法器的使用方法。并针对FFT算法提出了一种改进的换向器,利用流水线传输实现了连续输入数据与信息的结合,减少了内存需求。
    2022-02-26 11:28:23下载
    积分:1
  • cfft_control
    vhdl code for cyclic cfft control
    2011-04-05 14:42:09下载
    积分:1
  • steper motor
    说明:  stepper motor module on spartan 6 and 24MHz clock fequency
    2019-03-10 15:44:31下载
    积分:1
  • 实现PWM波型....使用VHDL语言
    实现PWM波型....使用VHDL语言-Realization of PWM waveform using the VHDL language ....
    2022-09-10 03:00:02下载
    积分:1
  • FIFO
    This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)
    2013-10-04 00:41:42下载
    积分:1
  • temperature-control-system.zip
    a microcontroller as the core of the vegetable greenhouse temperature control system.
    2013-06-02 20:30:05下载
    积分:1
  • 24小时计时时钟
    说明:  实现24小时计时,因为位数不够,这里是12进位,可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
    2020-06-23 19:40:01下载
    积分:1
  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载