登录
首页 » DSP设计 » 下用Verilog HDL取样器的设计(VLSI)

下用Verilog HDL取样器的设计(VLSI)

于 2023-07-19 发布 文件大小:630.79 kB
0 48
下载积分: 2 下载次数: 1

代码说明:

一个向下采样的采样因子米,其中米是一个正整数[ 3 ],发展

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104269会员总数
  • 31今日下载