基于Verilog HDL数字频率计的设计与实现
于 2023-07-04 发布
文件大小:4.16 MB
0 34
下载积分: 2
下载次数: 1
代码说明：
基于Verilog HDL数字频率计的设计与实现，完整工程文件，该设计符合如下要求：（1）以数码管显示频率值（2）测量偏差不大于0.1%（3）测试信号为10kHz以下的正弦或方波（4）对方波信号，要求能测量占空比，偏差不大于1%
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
