登录
首页 » VHDL » 计算机组成原理课程设计(vhdl语言实现)

计算机组成原理课程设计(vhdl语言实现)

于 2023-06-03 发布 文件大小:1.22 MB
0 90
下载积分: 2 下载次数: 1

代码说明:

1. 一位全加器设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY add IS PORT(a,b,cin:IN STD_LOGIC; Co,S:OUT STD_LOGIC); END ENTITY add; ARCHITECTURE fc1 OF add is BEGIN S

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • watch
    数字钟,简单的数电应用,电子表源程序,常用也使用-watch
    2022-04-18 14:17:50下载
    积分:1
  • USB接口控制器参考设计VHDL代码,方便开发FPGA人员进行USB的开发,是一个不错的源码。...
    USB接口控制器参考设计VHDL代码,方便开发FPGA人员进行USB的开发,是一个不错的源码。-USB interface controller reference design VHDL code, facilitate the development of FPGA personnel USB development, is a good source.
    2022-01-23 10:28:51下载
    积分:1
  • AXI-HP-PDMAPGIC
    本文参考了Xilinx 官方文档UG873,“System Design Using Processing System High Performance Slave Port”。主要实现了PL 中AXI CDMA IP 与PS 部分HP64bit 从接口集成。 本例中AXI CDMA 部分扮演主机,从PS 部分DDR 系统内存中源缓冲区拷贝一列数据到目 的缓冲区。可以分别采用裸机工程和基于Linux 的应用软件来实现功能。(This reference to the official document Xilinx UG873, " System Design Using Processing System High Performance Slave Port" . The main achievement of the PL in AXI CDMA IP interface integration with PS part HP64bit. In this example AXI CDMA part to play host, a copy of a column of data into the destination buffer section PS source DDR system memory buffer. Can respectively bare engineering and Linux-based applications to achieve functional.)
    2014-12-23 10:27:24下载
    积分:1
  • RISC
    32 bit RISC Processor with 3 stage pipeline
    2010-03-03 00:09:16下载
    积分:1
  • 先进的 AES
    过去的几天我一直在改进各部分的 AES 128 模块。我想提高最主要的是我使用查找表的 SubByte 相关步骤 (密码和密钥编排)。使用查找表意味着我要浪费大量的宝贵的块公羊,可以去其他地方更好地利用 fpga 的硬件资源。这种方法是很容易的 (使固定数组的值和生成语句,以从该数组中读取),却不实际前进以及试着挤出尽可能多的业绩从作为尽可能小的织物。我需要一种方法来生成 Rjindael S-盒值上飞。一般方程来计算的向前的 S 盒值为某个给定的字节是伽罗瓦领域内采取逆的字节,然后再应用一种仿射变换。经过一些研究,我偶然遇到本文抛锚成数字逻辑友好术语的抽象方程的神奇。从纸显示向前的 S 盒发电机的所有步骤的基本框图如下所示。本文分解为每个块 (减去仿射变换) 的等效逻辑。基于上述关系图中的孤独,显而易见的发电机方程是计算非常激烈。这使得完美意义上给出了 S 盒的整点是密码文本中引入的非线性。如果 S 盒变换是线性的由此产生的逻辑会很简单。相反,S-盒生成方法是大规模 Xor 和八、 四和两位运算之间跳转的几个 And 的纠缠。一个很好的这种方法是逆的 S 盒发电机与逆仿射变换的输入而不是标准的仿射变换对输出相同的核心乘法逆计算器。这将使反密码 S 盒发电机就越容易当最终得到它。从本文加上一点的仿射变换,研究信息很能够实现单个字节的组合电路的 VHDL 模块,转发 S 框计算。此模块没有注册,只是输入、 输出和组合逻辑电路在这两者之间。基于斯巴达 3E XC3S500E FPGA 的综合结果,如下所示: 切片数量: 42 个 4656 0%数目 4 输入下尿路症状: 74 个 9312 0%最大组合路径延迟: 23.143nsThe 基本电路是相当慢的但它做的计算复杂性也相当小。根据合成的结果,输入和输出之间的关键路径有八个级别的逻辑在里面。这不是我目前的 AES 128 设计的单周期架构良好的电路。作为一个小实验,我决定为"水滴"在我代替标准查找表模块的 AES 128 设计这个模块。我到另一个模块,它模拟现有单时钟周期、 全 16 字节 SubBytes 查找实例化十六个这种电路。我掉进的 AES 128 密码副本的该模块和合成它。切片结果: 数目: 1347 4656
    2023-03-28 07:30:03下载
    积分:1
  • 项目: 电梯控制器
    你的任务是为一个单一的"传统"的先进的电梯控制器的设计 电梯(即,简单的向上/向下按钮呼叫电梯) 在四楼经营 建设。所述的基本单电梯设计规范 以下各节。 扩展您的两部电梯的设计是可选的将会奖励你额外的奖金。
    2022-11-23 16:55:03下载
    积分:1
  • 一个简单的曼彻斯特编码器,将串行数据转换为曼彻斯特编码数据。
    A simple Manchester Encoder to convert serial data to Manchester encoded data.
    2022-06-20 14:27:09下载
    积分:1
  • 使用从Digilent Spartan3E板VGA接口。LabVIEW VI
    VGA interface using Spartan3E board from DIGILENT.Labview .vi
    2023-02-15 00:10:04下载
    积分:1
  • QMD
    说明:  实现了QPSK的调制,使用了ise自带的dds的IP核(QPSK is modulated and the IP core of DDS is used in ise.)
    2019-05-05 15:37:58下载
    积分:1
  • 16_QAM
    用verilog 语言编译16QAM调制(a great complied code of 16QAM modulation for OFDM)
    2013-09-02 16:23:40下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载