-
Vhdl 语言设计的 16 根 4 点 FFT
介绍了设计和功能实现的 16 点 FFT 流水线。 架构基于利用该算法的变化规律,设计了蝴蝶操作和乘法器模块。 基数 4 算法。该体系结构采用四种蝴蝶,和管道阶段优化的处理速度和地区之间取得平衡。
- 2022-02-25 05:44:40下载
- 积分:1
-
在SOPC下制作自定义部件(PWM发生器)的源程序,包括硬件描述HDL文件和驱动程序文件...
在SOPC下制作自定义部件(PWM发生器)的源程序,包括硬件描述HDL文件和驱动程序文件-Produced in the SOPC custom component (PWM generator) of the source, including hardware description HDL files and driver files
- 2022-03-19 04:54:11下载
- 积分:1
-
chengxu
数字时钟,可以实现(1) 显示日期功能(年、月、日、时、分、秒以及)
(2) 可通过按键切换年、月、日及时、分、秒的显示状态
(3) 可随时调校年、月、日或时、分、秒
(4) 可每次增减一进行时间调节
(5) 可动态完整显示年份,实现真正的万年历显示
(6) 可显示温度
(Digital clock, can be achieved (1) the date function (year, month, day, hour, minute, seconds as well) (2) through the key switch the year, month, day in a timely manner, minute, second display state (3) at any time adjust the year, month, day or time, minutes, seconds (4) can be added or deleted, a time adjustment (5) can be dynamically complete display Year, the real calendar display (6) to display temperature)
- 2012-10-15 00:25:33下载
- 积分:1
-
DSP--PFPGA
在FPGA中编写FPGA芯片与DSP28335进行通信的程序(FPGA chip and DSP28335 written in FPGA communication program)
- 2015-02-02 18:46:25下载
- 积分:1
-
4x4 KEYPAD median counter input, input their own definition of the median
4X4 KEYPAD 的输入位数计数器,可以自己定义输入的位数-4x4 KEYPAD median counter input, input their own definition of the median
- 2022-01-27 22:09:15下载
- 积分:1
-
divider
用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)
- 2020-11-19 11:39:37下载
- 积分:1
-
通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成...
通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成-Communications base-band signal generator design, the use of single-chip input frequency and waveform, in the FPGA to achieve the frequency and waveform generation
- 2022-03-14 12:44:53下载
- 积分:1
-
WORK
运用VC编程的带LCD显示的信号发生器可用三个开个调节输出三个波形(Signal generator can be used three to open a regulator output waveform using VC programming with LCD display)
- 2013-03-02 16:13:27下载
- 积分:1
-
fir.tar
FIR滤波器的VHDL语言实现(The implement of FIR Filter based on VHDL)
- 2004-10-19 10:14:56下载
- 积分:1
-
VHDL数字系统设计和工程实践3,包含原理,真值表和原理图,以及VHDL源代码....
VHDL数字系统设计和工程实践3,包含原理,真值表和原理图,以及VHDL源代码.-VHDL digital system design and engineering practice, 3, including the principles, truth table and schematic, as well as VHDL source code.
- 2023-03-31 10:25:04下载
- 积分:1