-
UART_real_time_clock
This is an UART real time clock
- 2009-06-07 01:21:41下载
- 积分:1
-
8 x 8 乘法器
8 x 8 华莱士树乘法器的设计。
乘数接受两个 8 位输入 (x 和 y) 和 16 位 multiplication(product) 的结果。
设计就是要为速度优化.:
我们被要求设计一个 8 × 8华莱士主要由半加法器和全加器的树型乘法器。所以,首先我们设计半加法器和全加法器。
我们需要 8 一半的设计加法器和 48 全加法器即总 56 加法器。因此,我们实例化半加器和全加器的计算每个部分的产品。参数优化的是速度。
- 2022-03-14 21:46:28下载
- 积分:1
-
rom_fft
采用xilinx的ROMIP核产生类似正弦信号,经过FFt后可以观察结果(Using the xilinx ROMIP nuclear generating similar sinusoidal signal can be observed through the results after FFt)
- 2013-09-14 20:59:03下载
- 积分:1
-
alu
the 8 bit alu by verilog
- 2011-05-26 11:25:43下载
- 积分:1
-
6_42
An FPGA Implementation of a HoG-based Object Detection Processor
- 2016-04-07 23:42:05下载
- 积分:1
-
DE1 SOC D5M两相机
应用背景两个摄像头,一个FPGA。相机都可以显示在VGA显示器采用开关[ 5 ]。关键技术ccd_capture V / V。i2c_ccd_config V / V。i2c_controller V / V。raw2rgb V / V。seg7_lut V / V。vga_controller V / V。
- 2022-09-14 14:45:03下载
- 积分:1
-
mealy_sequence
实现米粒状态机
用verilog语言实现状态机的过程(Implement a state machine with a grain of rice verilog state machine language course)
- 2011-11-09 19:02:27下载
- 积分:1
-
AWGN_VerilogDesign-master
加性高斯白噪声生成的VERILOG实现,包含所有的testbench文件。可直接使用(Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly)
- 2021-01-14 19:18:46下载
- 积分:1
-
FPGA_CPLD-SHC
FPGA_CPLD-SHC多款FPGA CPLD开发板的原理图,很好的线路设计参考(FPGA_CPLD-SHC Variety of FPGA CPLD development board schematics, a good reference circuit design)
- 2013-03-04 23:36:01下载
- 积分:1
-
Cordic_matlab
实现自然对数运算的cordic算法的matlab浮点仿真,以及针对FPGA硬件平台的定点仿真测试(Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing)
- 2013-11-01 15:10:09下载
- 积分:1