登录
首页 » VHDL » altera de2 开发板 vga lcd控制quatus 工程

altera de2 开发板 vga lcd控制quatus 工程

于 2023-05-15 发布 文件大小:2.79 MB
0 28
下载积分: 2 下载次数: 1

代码说明:

altera de2 开发板 vga lcd控制quatus 工程-altera de2 board vga lcd control quatus works

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • turbo_encode
    turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)
    2014-03-29 15:09:58下载
    积分:1
  • gmii_tx_mac
    实现千兆以太网数据发送,通过GMII接口向PHY写数据,控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)
    2013-08-08 15:24:43下载
    积分:1
  • spi_test
    说明:  基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • 本实验教程选用Xilinx公司的产品X9572,与之配套的开发软件为ISE4.1i,可进行原理图的输入和VHDL硬件描述语言的输入,并且可利用Modelsim进
    本实验教程选用Xilinx公司的产品X9572,与之配套的开发软件为ISE4.1i,可进行原理图的输入和VHDL硬件描述语言的输入,并且可利用Modelsim进行功能仿真和时序仿真。-In this study, selected Xilinx tutorial products X9572, with supporting the development of software for ISE4.1i, schematic can be input and VHDL hardware description language input, and can use Modelsim functional simulation and timing simulation.
    2022-03-21 02:07:25下载
    积分:1
  • vendingmachine
    vendingmachine vhdl code
    2011-12-03 20:53:39下载
    积分:1
  • PipelineSim
    一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。(A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of parallel division, 16-bit word length, fixed-length instructions, Verilog source code, top level design. Simple structure, conflict resolution is also very simple, a small amount of code.)
    2012-06-24 22:19:14下载
    积分:1
  • Mashayan
    rebuild file in check for
    2018-01-27 16:36:35下载
    积分:1
  • 自适应均衡器
    自适应均衡器
    2022-07-13 15:30:18下载
    积分:1
  • 标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合...
    标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated
    2022-03-13 05:08:34下载
    积分:1
  • 语言和 vhdl 文件
    库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ; 实体三叶因子 1 是 端口 ( 赤  角: 在 std_logic ; rst: 在 std_logic ; q1: std_logic 出) ; 结束三叶因子 1 ; 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-07-03 16:30:03下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载