登录
首页 » Verilog » 通訊8B/10B解碼

通訊8B/10B解碼

于 2023-05-12 发布 文件大小:4.54 kB
0 37
下载积分: 2 下载次数: 1

代码说明:

這是一般通訊介面會採用的8B/10B 解碼, 應用在光纖通訊, Serdes上均有廣泛應用 /* Module Description:  This module implements a 8b10b decoder according to the original patent work  of Widmer and Franaszek.  It is a synchronous module with registers on the input  and output.  It takes in a 10-bit 8b10b encoded word, and outputs and 8-bit data  word and a control bit to indicate if the 8-bit output data is one of 12 special  K-codes.  */

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cnt60
    六十进制计数器,VHDL编写的计数器,本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)
    2021-04-07 11:59:01下载
    积分:1
  • cordic_dds
    采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)
    2015-08-18 16:15:17下载
    积分:1
  • D 触发器
    我们已在 verilog (硬件描述语言) 实施 D 触发器。该代码被合成模拟在 Xilinx ISE 设计套件 14。
    2022-09-06 09:55:03下载
    积分:1
  • VHDLFIFO
    用Verilog 写一个8x16 的FIFO,完成先入先出的功能,并且在FIFO读空时输出EMPTY 有效信号,读指针RP 不再移动;FIFO 写满时输出FULL 有效信号,并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 (NO)
    2020-09-20 20:17:51下载
    积分:1
  • Verilog实现的gardner算法
    Verilog实现的定时同步gardner算法,工程中包括整个定时环路的Verilog实现。主要模块包括:内插滤波器,定时误差检测器,环路滤波器和数字振荡控制器。同步是通信系统中的一个非常重要的内容,由于收、发端不在一起,要使它们能步调一致地协调工作,必须通过同步系统来保证。同步系统工作性能的好坏,很大程度上决定了通信系统的质量。
    2022-08-26 01:04:55下载
    积分:1
  • 100_Power_Tips_for_FPGA_Designersi
    fpga高手设计实战真经100则,最新的FPGA英文书籍,值得参考学习(100 Power Tips for FPGA Designers,The new FPGA English books, worth learning)
    2013-12-06 19:40:43下载
    积分:1
  • PS2
    基于FPGA的键盘PS第二类编码方式的verilog解码程序。基于FPGA的键盘PS第二类编码方式的verilog解码程序。(FPGA keyboard PS encoding the verilog decoding procedures. FPGA keyboard PS encoding the verilog decoding procedures.)
    2013-04-13 20:02:06下载
    积分:1
  • LEDbrightness
    使用PWM控制LED亮度的单片机C代码,共计十个亮度。(PWM control of LED brightness microcontroller C code, for a total of ten brightness.)
    2012-06-08 21:14:10下载
    积分:1
  • Aluno
    Example of programming fifo in c
    2013-01-17 00:23:28下载
    积分:1
  • Verilog编写的出租车计价程序
    设计一个出租车计价器,共有三个输入,分别是启动开关、计时脉冲(25MHz)、行程脉冲(每 100 米 1 个脉冲)。 输出显示为付费金额。工作原理如下: 当启动开关闭合后,显示起车费 5 元。当行程小于 5 公里时,按照 5 元显示付费。 当超过 5 公里后, 开始按照行程增加应付车费,每公里按照 1 元计费,要求每 500 米增加 0.5 元进行加法累计,并显示应付车费总额。当出现停车等待时,按照每 2 分钟折合 1 公里计费, 要求每分钟增加 0.5 元进行加法累计,并显示应付车费总额。
    2022-09-15 13:05:04下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载