登录
首页 » VHDL » 一些vhdl的简单例子。直接解压,不用密码。

一些vhdl的简单例子。直接解压,不用密码。

于 2023-04-21 发布 文件大小:15.42 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

一些vhdl的简单例子。直接解压,不用密码。-instantiate some simple examples. Direct unpack, without a password.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bootstrap_ace_v1.3.2
    多年项目经验测试文档测试文档,重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)
    2016-03-05 15:46:27下载
    积分:1
  • sos_module
    用FPGA实现sos摩尔密码,即输出电平信号短长短。就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。而 control_module.v 是一个简单的定时触发器,每一段时间都会使能sos_module.v。(Realized by FPGA sos mole password, the output signal level of short duration. There is a sequence of output control points Moss password, painting and intervals. And control_module.v is a simple timer triggers, each period of time will enable sos_module.v.)
    2016-09-20 16:26:29下载
    积分:1
  • 基于NiosⅡ的2 de2_tvproject
    本演示使用VGA输出和DVD播放器播放视频和音频输入
    2022-01-26 03:44:01下载
    积分:1
  • verilog例子很丰富,几个经典的,希望对初学者有所帮助
    verilog例子很丰富,几个经典的,希望对初学者有所帮助-verilog examples of very rich, a few classic, and want to be helpful for beginners
    2023-03-17 19:05:03下载
    积分:1
  • BLDC_Simplorer_Maxwell_Cosimulation
    这个是永磁无刷直流电机的本体结构和控制电路的联合仿真,既可以设计电机的结构,又可以搭电机的控制系统。(This is the body structure of the permanent magnet brushless DC motor and control circuit co-simulation, both the structure of the motor can be designed, they can take control of the motor system.)
    2021-03-26 11:39:13下载
    积分:1
  • RGB_Driver
    串口收发程序,成功通过仿真,可以用来学习(Serial transceiver,It is successful through simulation and can be used to learn)
    2020-10-28 14:00:00下载
    积分:1
  • Verilog based on the eight
    基于Verilog的八层电梯设计,能够实现自动化的电梯控制。-Verilog based on the eight-lift designed to automate the elevator control.
    2022-08-13 02:17:13下载
    积分:1
  • AD9826
    AD9826中文说明书 ,对于学习AD9826元件有很大的帮助。(AD9826 Discription in Chinese)
    2015-04-12 14:22:34下载
    积分:1
  • testbench
    说明:  altera 最新的CYCLONE IV的pci-e核的testbench,VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
    2010-04-22 10:20:24下载
    积分:1
  • AD7768 Verilog Driver
    说明:  8通道24Bit同步A/D芯片AD7768的SPI接口例程(SPI interface routine of 8-channel 24bit synchronous A / D chip ad7768)
    2020-01-10 21:13:21下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载