登录
首页 » VHDL » design through verilog hdl

design through verilog hdl

于 2023-04-07 发布 文件大小:1.76 MB
0 58
下载积分: 2 下载次数: 1

代码说明:

design through verilog hdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 对实例的Nios II开发的源代码,主要基于NIO…
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.
    2022-07-16 15:35:51下载
    积分:1
  • day8_alu_design
    this is verilog code for designing ALU in fpga.
    2014-05-29 00:19:27下载
    积分:1
  • SVPWM
    SVPWM脉冲的产生。
    2023-01-16 18:20:04下载
    积分:1
  • IIR-digital-filter-
    采用双线性变换法设计IIR数字滤波器设计的c代码,包括低通、高通和带通(Document recording the design of IIR digital filter c code)
    2011-09-05 17:47:58下载
    积分:1
  • 2022-07-05 02:24:05下载
    积分:1
  • 8psk
    在matlab中8psk的调制和解调仿真程序(the modulation and demodulation of 8psk)
    2013-05-02 09:54:07下载
    积分:1
  • FIFO
    FIFO的VERILOG代码编写 可综合的Verilog FIFO存储器(The VERILOG code FIFO write comprehensive Verilog FIFO memory)
    2010-10-11 20:35:47下载
    积分:1
  • iic_sci
    FPGA编程,经过团体奋战完成,全是底层的IIc和sci通信,完整版。(FPGA programming, after groups fight to the finish, all underlying SCI and IIc communication, full version)
    2014-12-23 09:32:54下载
    积分:1
  • AXI总线接口控制代码
    本代码为简单AXI接口控制模块,具备数据的读写等传输功能,对总线传输学习者来说是很好的学习资料,可在此代码基础上进行更复杂功能接口的模块的开发。
    2022-08-15 09:53:12下载
    积分:1
  • LCD12864
    verilog lcd2864 适合初学者(verilog lcd2864 )
    2013-10-15 18:57:45下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载