登录
首页 » Verilog » 第七部分 串口Uart通信例程

第七部分 串口Uart通信例程

于 2023-03-15 发布 文件大小:969.02 kB
0 76
下载积分: 2 下载次数: 1

代码说明:

UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在FPGA开发板设计中,UART用来与PC进行通信,包括数据通信,命令和控制信息的传输。实验之前我们先来了解一下Uart的通信协议和传输时序。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS_signal_genarator
    这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
    2013-12-23 10:12:52下载
    积分:1
  • ads4449_config
    说明:  配置ADS4449,SPI接口;中文说明不能小于20字(Configure ads4449,Chinese description cannot be less than 20 words)
    2020-11-30 16:19:27下载
    积分:1
  • n_bit_counter
    n bit generic shift registers
    2011-03-18 17:55:19下载
    积分:1
  • ddr3_model
    一个verilog语言开发编写的简单的ddr3模型(A simple model ddr3, written with verilog language)
    2020-08-26 17:38:13下载
    积分:1
  • Verilog_SimpleCalculator-master
    这是一个计算器的Verilog代码,可实现加减乘除等基础功能(calcultor for you to do some reserches.)
    2017-12-24 10:24:59下载
    积分:1
  • uart-gen.rar
    uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题,逻辑应该基本是没有问题的。但是如果转成外部通讯的话,看一下数据输入和输出时候的同步性。 2.用逻辑分析仪或者chipscope抓一下错误的数据,看能不能找到错误发生的规律。 3.请关注一下波特率的设置:在内部测试的时候是不是和外面接收时候一样,注意到波特率和频率的关系。 4.将ucf里面io试着换一下,查一下io的驱动能力,还有io最好不要悬空,接弱上拉看看。
    2022-01-25 21:16:56下载
    积分:1
  • QDPSKvhd
    说明:  基于quartusII的QDPSK调制解调vhdl程序。(Modulation and demodulation based quartusII of QDPSK vhdl program.)
    2010-04-23 17:30:53下载
    积分:1
  • rs232串口协议
    主要是主机对寄存器进行配置传输数据
    2022-01-24 13:57:46下载
    积分:1
  • 4
    通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )
    2013-09-29 09:51:55下载
    积分:1
  • 基于ep4ce22的verilog串口程序
    基于ep4ce22的verilog串口程序,可发送24bit,希望能给大家提供帮助。
    2022-05-30 03:01:25下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载