-
yuandaima
以GPS为时间基准，实现多传感器器数据同步采集，整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
- 2014-10-12 19:15:45下载
- 积分：1
-
rs(7,3)verilog编码
实现方法大同小异，这个亲测仿真无误,内含有全部quartursII文件
- 2022-02-15 21:08:59下载
- 积分：1
-
SD卡读取图片显示例程
基于verilog的SD卡读取图片显示例程的实验
基于verilog的SD卡读取图片显示例程的实验
基于verilog的SD卡读取图片显示例程的实验
基于verilog的SD卡读取图片显示例程的实验
基于verilog的SD卡读取图片显示例程的实验
- 2022-03-21 20:22:44下载
- 积分：1
-
pc104vhdl_change
PC104总线的CPLD代码，调试已经通过，可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering
示例用法:)
- 2013-08-29 12:07:43下载
- 积分：1
-
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)
- 2013-09-30 09:51:04下载
- 积分：1
-
UVM实战_卷Ⅰ
说明： 本书纸版由机械工业出版社于2014年出版，张强编著，电子版由华章分社（北京华章图文信息有限公司）全球范围内制作与发行(The book was published in paperback by China machine press in 2014, and edited by zhang qiang. The electronic version was produced and distributed worldwide by huazhang branch (Beijing huazhang graphic information co., LTD.))
- 2020-10-12 23:07:32下载
- 积分：1
-
uart
用Verilog HDL，实现的FPGA串口调试程序，已经在硬件上调试成功(With Verilog HDL, FPGA serial debugger implemented in hardware debugging has been successful)
- 2015-07-23 15:24:12下载
- 积分：1
-
iic master
iic master 通过FPGA验证··成功对eeprom读写操作
clk_div：FPGA 板子分频时钟，满足SCL时钟线速度达400KB
main_state.v：顶层状态机，控制master接口整个工作过程
scl_generator.v:master接口，有SCL状态机产生器和master接口状态机两部分组成
mainsmtb.v：在modelsim环境下的仿真激励
top.v设计顶层模块
- 2022-12-31 21:25:37下载
- 积分：1
-
StepMotor_CurrentLoop
实现二项混合式步进电机的驱动，和步进电机的细分程序。(The driving of binomial hybrid stepper motor and the subdivision program of stepper motor are realized.)
- 2020-06-21 02:20:01下载
- 积分：1
-
FPGAtraining
远立科技FPGA培训文档,关于GFP项目的一些细节，很好的！(Yuan established FPGA technology training documentation)
- 2011-01-11 13:52:10下载
- 积分：1
