-
Fpga开发应用，jtag方面的源代码，VHDL
Fpga开发应用，jtag方面的源代码，VHDL-Fpga development and application, jtag in the source code, VHDL
- 2022-04-10 02:08:59下载
- 积分：1
-
szdyb
关于数字电压表的vhdl实现，有仿真程序，可以下载到板子中。(Vhdl digital voltage meter on the implementation of a simulation program can be downloaded to the board.)
- 2011-05-09 21:09:07下载
- 积分：1
-
dds_test
说明： 直接数字式频率合成器DDS设计、Verilog。
产生的信号可以是正弦波或方波、三角波、锯齿波等，自选。
采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：
（1）通过 freq 信号输入需要的频率的值；
（2）通过 wave_sel 信号选择所需的波形；
（3）通过 amp_adj 信号选择波形放大的倍数。(DDS design of direct digital frequency synthesizer, Verilog.
The generated signal can be sinusoidal or square wave, triangular wave, sawtooth wave and so on, optional.
By using DDS technology, the required waveforms are written into ROM, and arbitrary waveforms are synthesized according to the principle of phase accumulation.
The waveform obtained by this scheme is stable, accurate and easy to generate high frequency waveform.
This experiment includes the following functions in the designed module:
(1) Input the required frequency value through freq signal;
(2) Choosing the required waveform by wave_sel signal;
(3) Select the multiplier of waveform amplification by amp_adj signal.)
- 2019-01-19 16:07:50下载
- 积分：1
-
RS232RefComp
本文档介绍了通用异步收发器（UART）VHDL 组件，它可以使用，也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据，并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。
- 2022-05-13 15:17:28下载
- 积分：1
-
数字和显示-DE2-115
这是一个设计可以执行二进制的十进制数转换的组合电路中的练习
和二进制-编码-十进制 (BCD) 加法。
- 2022-01-24 12:56:55下载
- 积分：1
-
Its-GPS-ranging-codes
GPS信号结构,C/A码产生方式及其测距码研究(GPS signal structure and ranging code research)
- 2014-03-20 08:51:27下载
- 积分：1
-
8_LigWater
FPGA，VHDL语言 ：分频1S 8位流水灯，适用于所有FPGA芯片，VHDL源程序！！(FPGA, VHDL language: divide-1S 8 light water, and apply to all FPGA chip, VHDL source code! !)
- 2012-10-02 11:25:50下载
- 积分：1
-
dianzhen(ok)
驱动8*8点阵块显示汉字，可以自己根据要显示的内容随意更改，已通过验证。(Blocks of 8* 8 dot matrix drive display Chinese characters, you can display the content according to their random changes, has been verified.)
- 2010-12-28 16:42:07下载
- 积分：1
-
FPGA_27eg
FPGA很有价值的27实例.rar
包括 LED控制VHDL程序与仿真 2004.8修改.doc；
LED控制VHDL程序与仿真；
LCD控制VHDL程序与仿真 2004.8修改；
LCD控制VHDL程序与仿真；
ADC0809 VHDL控制程序；
TLC5510 VHDL控制程序；
DAC0832 接口电路程序；
TLC7524接口电路程序；
URAT VHDL程序与仿真；
ASK调制与解调VHDL程序及仿真；
FSK调制与解调VHDL程序及仿真；
PSK调制与解调VHDL程序及仿真；
MASK调制VHDL程序及仿真；
MFSK调制VHDL程序及仿真；
MPSK调制与解调VHDL程序与仿真；
基带码发生器程序设计与仿真；
频率计程序设计与仿真；
采用等精度测频原理的频率计程序与仿真；
电子琴程序设计与仿真 2004.8修改；
电子琴程序设计与仿真；
电梯控制器程序设计与仿真；
电子时钟VHDL程序与仿真；
自动售货机VHDL程序与仿真；
出租车计价器VHDL程序与仿真 2004.8修改；
出租车计价器VHDL程序与仿真；
波形发生程序；
步进电机定位控制系统VHDL程序与仿(FPGA value of the 27 examples. Rar including LED control procedures and VHDL simulation 200 4.8 amendments. doc; LED control procedures and VHDL simulation; LCD control procedures and VHDL simulation 2004.8 modified; LCD control procedures and VHDL simulation; Connection between ADC 0809 VHDL control procedures; TLC5510 VHDL control procedures; DAC0832 interface circuits; TLC7524 interface circuits; URAT procedures and VHDL simulation; ASK modulation and demodulation process and VHDL simulation; FSK modulation and demodulation process and VHDL simulation; PSK modulation and demodulation process and VHDL simulation; MASK modulation procedures and VHDL simulation; MFSK modulation procedures and VHDL simulation; MPSK modulation and demodulation process and VHDL simulation; Base-band code gene)
- 2020-06-26 05:40:02下载
- 积分：1
-
0到255任意整数半整数分频Verilog HDL.rar
0到255任意整数半整数分频Verilog HDL.rar-0-255 arbitrary integer half-integer frequency division Verilog HDL.rar
- 2022-02-06 06:46:57下载
- 积分：1
