网站首页

赛灵思ddr3控制器

于 2022-12-27 发布文件大小:25.56 MB

 0  67

下载积分: 2 下载次数: 2

我要下载

代码说明：

赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz，在镁光DDR3上验证通过，位宽32bit，频率800M，改进了时钟生产模块，能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz，在镁光DDR3上验证通过，位宽32bit，频率800M，改进了时钟生产模块，能够适应任何频率外部时钟。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

分频及姓名输出
对 50 MH z时钟资源进行分频，输出128 KHz时钟信号，将姓名的 ASCII 码存在数组中，并 128 KH z输出每时钟分频原理如下：分频因子为194H，计数器从0计数，clk上升沿有效，当计数器累加到194H时，此时已经完成了clk128周期的一半，此时使clk128翻转，之后分频因子清零，1/2个周期结束，计数器重新开始计数直到下一次翻转。

2023-04-13 10:35:03下载

积分：1
宝宝挂
最新热血江湖外挂，需要的可以下载，游戏开心热血江湖应用辅助(Yulgang latest plug-in needed to download, games happy))

2020-06-23 09:20:02下载

积分：1
数码管显示
在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)

2021-04-17 10:08:52下载

积分：1
youmui_v20
ICA (Principal Component Analysis) algorithm and procedures, GSM is GMSK modulation signal generation, On neural network control.

2017-09-01 20:51:26下载

积分：1
jiecheng
利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)

2016-05-16 21:01:23下载

积分：1
FPGA、Verilog浮点计算加减乘除
FPGA、Verilog浮点计算加减乘除四则运算

2022-05-08 06:42:41下载

积分：1
ahdl--sine-wave-code-with-rom-look-up-table_imp
hi this is an verilog codes

2011-11-11 14:30:21下载

积分：1
cnt60
60进制计数器,（由一六进制和十进制连线组成）(60 binary counter (hexadecimal and decimal by a connection form))

2011-11-29 10:48:37下载

积分：1
emif2axi_v1_00_a
emif接口转axi接口，在多个项目中使用，功能完善(EMIF interface to Axi interface, used in many projects, perfect function)

2020-12-01 15:29:26下载

积分：1
Synopsys-RTLSystemC
synopsys的systemc和RTl书籍清晰电子版，专业权威的EDA公司的培训资料(synopsys of systemc and RTl clear electronic version of books, professional authority of the EDA company' s training materials)

2010-08-11 11:49:49下载

积分：1

696518资源总数
104297会员总数
29今日下载

赛灵思ddr3控制器

0 个回复

热门标签

热门下载