网站首页

用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制....

于 2022-12-17 发布文件大小:1.46 kB

 0  162

下载积分: 2 下载次数: 1

我要下载

代码说明：

用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制.-with AHDL prepared MAXPULS development. Communications from external clock rate and restriction on the number of data bytes.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

C-V2X-master
说明： LTE is an abbreviation for Long Term Evolution.

2019-06-29 01:08:09下载

积分：1
LMS
用verilog编写的lms算法。可实现自适应滤波功能(Lms algorithm written in verilog. Adaptive filtering can be achieved)

2021-05-15 11:30:02下载

积分：1
e1framerdeframer
E1成帧器和解帧器的FPGA实现源码，测试可用(E1 Framer deframer)

2012-12-07 12:10:06下载

积分：1
sd_sdram_lcd
说明： sd_sdram_lcd 是读取SD卡中的数据，然后通过LCD显示(It is to read the data in SD card and display it by LCD)

2019-05-14 14:35:49下载

积分：1
velocity_Verilog
速度表（velocity）要求：1．显示汽车Km/h数；2．车轮每转一圈，有一传感脉冲；每个脉冲代表1m的距离；3．采样周期设为10s； 4．要求显示到小数点后边两位；5．用数码管显示；6. 最高时速小于300Km/h。（约为83.3m/s） (use verilog to realize velocity)

2020-07-13 15:08:51下载

积分：1
eluosi_game
使用Quartus II 9.1完成俄罗斯方块游戏，只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单，使用的是VHDL和Verilog语言(Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. The operation is simple, the use of VHDL and the Verilog language)

2020-11-06 12:49:49下载

积分：1
sram
说明： FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)

2019-08-19 16:03:39下载

积分：1
数字电子设备上下计数器的实现
上/下计数器是有用的大规模集成

2022-01-26 01:21:27下载

积分：1
world clock
世界时钟，最简单的vhdl的fpga设计，是vhdl语言的入门级，jigon供参考娱乐

2022-01-28 20:54:25下载

积分：1
piso_beha_tb
parllel toserial out test bench

2015-02-08 00:28:32下载

积分：1

696518资源总数
106208会员总数
21今日下载

用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制....

0 个回复

热门标签

热门下载