-
一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!...
一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this file contains the Xilinx company on the ml505 FPGA code and configuration files, you can direct download!
- 2022-09-06 15:15:02下载
- 积分:1
-
基于FPGA的信号发生器20140506
说明: 基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元,
实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
- 2019-12-30 11:48:26下载
- 积分:1
-
Booth Algorithm Based Squarer Design
设计一个8位有符号数字平方器。平方器将接收操作数B,一个8位有符号数。新兴市场;
- 2022-04-06 14:59:44下载
- 积分:1
-
n_bit_paralleLoadShiftRegJK
n_bit_paralleLoadShiftRegJK
- 2017-11-17 17:27:49下载
- 积分:1
-
中值滤波
在图像中
- 2023-06-24 17:20:03下载
- 积分:1
-
HM74YM
在QUARTUS II上实现(7,4)汉明码的译码VHDL语言设计((7,4)Hamming decoder)
- 2015-05-09 11:14:17下载
- 积分:1
-
FPGA-Racing-Game
在开发板EGO1上实现赛车游戏,语言为verilog,内含bits文件(racing game in verilog)
- 2020-12-24 13:39:07下载
- 积分:1
-
8 bit general purpose microprocessor verilog code
它是一种以地址总线数据总线为结构的8位微处理器,主要由两部分组成:一是控制单元,数据通路控制单元控制微处理器的所有块、寄存器和部件,数据通路由地址和数据通路信号处理组成指令读写加法;
- 2022-02-01 07:53:18下载
- 积分:1
-
altera推出的基于它们fpga和cpld的构建嵌入式系统的新技术sopc的介绍。其集成在quartus II中...
altera推出的基于它们fpga和cpld的构建嵌入式系统的新技术sopc的介绍。其集成在quartus II中-ALTERA due to launch them and they simply cpld Construction of the new Embedded System Technology sopc briefing. Its integrated into the Quartus II
- 2022-12-14 08:55:03下载
- 积分:1
-
可重构 fir 滤波器 vhdl 代码
这是用 vhdl 语言编码的可重构的 fir 滤波器设计 fir 滤波器的实现代码
- 2022-06-13 16:25:01下载
- 积分:1