登录
首页 » VHDL » 在nexys2数字cronometer

在nexys2数字cronometer

于 2022-11-12 发布 文件大小:158.18 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

该项目是用VHDL编写的,并在Nexys2板套件的4个七段显示器中显示一个测微计的秒、分和小时。时间可以在开关0中停止,在按钮0中复位。显示方式与显示方式不同最小:分段到hr:min通过切换开关1

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDR2 SDRAM 控制器的FPGA实现
    DDR2 SDRAM 控制器的FPGA实现-DDR2 SDRAM controller FPGA to achieve
    2022-03-22 23:48:44下载
    积分:1
  • ethernet_mac-master
    说明:  ethernet mac vhdl verilog basic
    2019-03-30 15:47:25下载
    积分:1
  • rs_enc
    Verilog code for RS-(255,239) encoder.
    2021-04-06 16:19:02下载
    积分:1
  • 实验12
    说明:  数字逻辑实验课第十二次作业,基于Verilog的Clock时钟(Clock based on Verilog)
    2021-03-11 15:03:46下载
    积分:1
  • srfft_test
    基于分裂基的蝶型FFT,用C实现,经过测试,没有错误,可以直接拿去使用。(Based on the division of FFT butterfly type, use C implementation, tested, no error, can directly use. )
    2016-05-05 22:35:40下载
    积分:1
  • This is a realization of I2C interface VHDL module, I2C protocol to achieve
    这是一个I2C接口的VHDL实现模块,实现I2C协议-This is a realization of I2C interface VHDL module, I2C protocol to achieve
    2023-08-26 08:25:03下载
    积分:1
  • 使用VHDL编写的分频程序,能进行任意次的偶数分频,程序简单易懂,供 初学者参考...
    使用VHDL编写的分频程序,能进行任意次的偶数分频,程序简单易懂,供 初学者参考-prepared by the use of VHDL-frequency procedures can make even the random frequency, the procedures are simple and easy to understand. reference for beginners
    2022-02-12 09:25:12下载
    积分:1
  • M_M
    此为数学形态滤波器消燥的代码,用于一维信号,涉及一个具体的例子,需要的话可以自己修改,修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)
    2013-08-29 21:36:37下载
    积分:1
  • HASH
    hash加速器的verilog实现,也用于fpga或asic(hash verilog rtl )
    2015-01-29 18:48:13下载
    积分:1
  • mp3decoder
    verilog实现mp3解码程序,包括testbench(mp3 decoder verilog implementation procedures, including the testbench)
    2020-12-31 15:38:59下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载