登录
首页 » Verilog » 华为 典型verilog 程序设计 大全

华为 典型verilog 程序设计 大全

于 2022-10-31 发布 文件大小:260.89 kB
0 84
下载积分: 2 下载次数: 2

代码说明:

本源代码集合,含有华为几十例经典的功能代码,经过反复的测试可以完美运行,不会发生代码上的错误,可以放心使用,希望有需要的人可以下下来参考一下

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • XAPP134_SDRAM_VHDL
    XAPP134 SDRAM VHDL design file
    2011-01-19 09:57:21下载
    积分:1
  • 本代码实现apb总线传输
    本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。
    2022-05-05 19:48:12下载
    积分:1
  • verilog8位浮点数四则运算
    verilog8位浮点数四则运算。其中mantisa为4位,exp位为3位,符号位1位。可以为其他比特数的浮点运算verilog代码作为借鉴。程序包含testbench可以直接运行。
    2022-05-16 09:21:45下载
    积分:1
  • 组合下载器SCH-3-RENEW
    有自己制作的下载器原理图,包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装,一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
    2019-02-28 17:27:16下载
    积分:1
  • Coding Style
    说明:  良好的Coding Style能减少Bug,减少锁存器出现的可能以及其他隐藏逻辑错误,也有助于减小芯片面积或所用资源(Good Coding Style can reduce Bug, reduce the possibility of latches and other hidden logic errors, and also help to reduce chip area or resources used.)
    2020-06-17 12:00:01下载
    积分:1
  • nor_flash_verilog
    fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。(Verilog S29GL256S to achieve FPGA series parallel flash nor read and write erase operation function. Verilog source code)
    2021-04-15 16:18:54下载
    积分:1
  • 光标移动程序_verilog
    光标移动程序适合新人学习,对于新人提升自身能力比较好,让新人快点掌握写程序的基本思想.
    2023-06-08 23:20:03下载
    积分:1
  • VerilogDHL
    VerilogHDL教程,很详细全面的Verilog教程,循序渐进,由浅入深,十分好的学习资料(VerilogHDL tutorial, very detailed and comprehensive Verilog tutorial, step by step, progressive approach, a very good learning materials)
    2011-07-13 14:19:53下载
    积分:1
  • VGA_FPGA
    基于FPGA的VGA控制器,可在屏幕显示彩色条纹(A vga controller based on FPGA)
    2014-08-15 21:35:07下载
    积分:1
  • 基于FPGA的多路同步脉冲发生器设计1
    说明:  采用FPGA(现场可编程门序列)编写VHDL语言设计多路同步脉冲发生器,对信号进行分频处理,实现四路信号相位相差T/16和T/8的延迟相位输出,实现的四路脉冲与传统的脉冲同步器不同,它具有高集成度,高通用性,容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide the frequency of the signal, to achieve the four-way signal phase difference T / 16 and T / 8 delay phase output, the realization of the four-way pulse is different from the traditional pulse synchronizer, it has the characteristics of high integration, high-throughput, easy adjustment and high reliability.)
    2020-03-18 20:52:05下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载