Verilog code gen
于 2022-10-30 发布
文件大小:18.38 kB
0 55
下载积分: 2
下载次数: 1
代码说明：
根据配置生成verilog module 可用于生成模块顶层接口，寄存器接口； 集成若干个模块； 生成模块简单testbench；
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
